本模块主要是ADC采集信号波形进行峰值检测,主要是检测单音信号或者脉冲信号中的所有峰峰值信号(对噪声大信号适用性不是很好),并记录峰值点的位置;
主要是对并行数据排序处理,本例程是处理 2Gsps adc 输入到FPGA中的8路并行数据,data_1~data_8(点顺序是data_1最先出来,依次排序,data_8是一个时钟并行数据最后点), 同时寄存 比data_1之前一点数据 adc_data_first;寄存data_8之后晚一点数据adc_data_end;这样有助于data_1和data_8这两点边界检测;其中主要思想是抽取连续三点进行比较,检测三个点中中间位置数是否是峰值,如果是就对其保留输出,并记录此峰值位置(16位计数器,采集长度也是16位,这个是不固定可以更改);温馨提示本例程是连续3点检测,读者也可以进行连续5点检测,检测有效会比3位更好;此例程较为简单,本例程只是参考,提供一种思路,有不足之处多多指教~
1