内容概要： 这个资源是一个FPGA课程设计项目，旨在通过设计实现一个示波器并将波形数据显示在显示器上。该项目提供了源码、设计文件和仿真文件，帮助学生学习和实践FPGA数字信号处理和显示技术。 该资源的内容概要如下： 源码：包含示波器与显示器综合设计的Verilog或VHDL源代码文件。这些源码描述了示波器的数据采集、信号处理和显示控制等功能模块。 设计文件：包括FPGA综合和实现所需的约束文件，用于指定时钟频率、引脚分配以及显示器接口等信息。 仿真文件：提供了对示波器与显示器功能进行功能仿真和时序仿真的测试文件。这些文件可以用于验证设计的正确性和性能。 适用人群： 这个资源适用于以下人群： FPGA学习者：对于正在学习FPGA的学生或爱好者，本资源提供了一个实际的项目示例，可以帮助他们理解数字信号处理原理，并学习如何将处理后的波形数据显示在屏幕上。 教育机构：教育机构可以将这个示波器与显示器综合设计项目作为FPGA课程的实践项目，让学生通过完成该项目来提高他们的数字信号处理和显示技术能力。 工程师和研究人员：已经具备一定FPGA设计经验的工程师和研究人员

通过将STM32F4的FMC功能程序移植到GD32F470单片机的EXMC，并成功实现GD32与FPGA之间的EXMC异步NORSRAM的模式A异步通信。该程序为单片机部分，FPGA部分则于博客中进行阐述。

FPGA管脚符号含义，给出了FPGA手册上出现的某些符号的含义

原创的sja1000的FPGA驱动和应用程序，亲测稳定可用。是我从自己开发的一个完整的工程里把sja1000这部分拿出来单独分享的。

递归神经网络(RNN)近些年来被越来越多地应用在机器学习领域，尤其是在处理序列学习任务中，相比CNN等神经网络性能更为优异。但是RNN及其变体，如LSTM、GRU等全连接网络的计算及存储复杂性较高，导致其推理计算慢，很难被应用在产品中。一方面，传统的计算平台CPU不适合处理RNN的大规模矩阵运算；另一方面，硬件加速平台GPU的共享内存和全局内存使基于GPU的RNN加速器的功耗比较高。FPGA 由于其并行计算及低功耗的特性，近些年来被越来越多地用来做 RNN 加速器的硬件平台。对近些年基于FPGA的RNN加速器进行了研究，将其中用到的数据优化算法及硬件架构设计技术进行了总结介绍，并进一步提出了未来研究的方向。

北京工业大学计算机组成原理课程设计报告word版2021年课设报告，99分 包括P1、P2、P3、P4四个project的报告部分 包括P1、P2、P3、P4四个project的报告部分 包括P1、P2、P3、P4四个project的报告部分 包括P1、P2、P3、P4四个project的报告部分 与代码部分配套使用 与代码部分配套使用 与代码部分配套使用 课设代码见个人主页 课设代码见个人主页 课设代码见个人主页 课设代码见个人主页

北京工业大学计算机组成原理课程设计project3，99分， 代码执行遇到问题请私聊，完美售后， 代码执行遇到问题请私聊，完美售后 一份价格一份货，这是2021年的课设作业，去年熬夜干出来的，就当一点辛苦奶茶钱吧 Project3 VerilogHDL完成MIPS微系统开发(支持设备与中断) 一、设计说明 1.MIPS 微系统应包括：MIPS处理器、系统桥和 1 个定时器，32位输入设备、32 位输出设备。 2.MIPS处理器应实现MIPS-Lite3指令集。 a)MIPS-Lite3＝{MIPS-Lite2，ERET、MFC0、MTC0 }。 b)MIPS-Lite2＝{addu，subu，ori，lw，sw，beq，lui，addi，addiu，slt， j，jal，jr，lb，sb }。 c)addi应支持溢出，溢出标志写入寄存器$30中第0位。 3.MIPS处理器为多周期设计。 4.MIPS 微系统支持定时器硬件中断。 二、系统桥与设备 5.为了支持设备，MIPS 微系统需要配置系统桥。 a)需要支持 3 个设备，即定时器、32位输入设备、32 位输出设备。

这个论文是篇很好的关于双足机器人设计的毕业论文，很好和强大。

timegen 是一款实用的画时序图工具，软件提供了直观的用户界面和丰富实用的绘图工具，可以帮助用户轻松绘制各种序列图、顺序图、循序图等，同时timegen还拥有实用的快捷键操作功能，能够让你绘图时序图更加轻松，且可以自由设置各个文本框的属性字体样式、字体 大小和颜色等。

该代码为功能复杂一点的I2C代码，适合有一定Verilog编程基础的朋友（包含测试代码）。具体特征如下： 支持I2C主机读写、I2C从机读写 支持Hs、F/S模式 支持分频系数可配 支持读写连续帧 从机被主机读时，若从机数据没准备好，可进入等待状态，同时拉低SCL，直到slave的txfifo有数据写入 从机被写入数据时，若slave的rxfifo满时，可进入等待状态，直到rxfifo的数据被读出 详细介绍可参考https://blog.csdn.net/weixin_45863605/article/details/121730144