FPGA与PC串口自收发通信,编程语言Verilog
2022-11-11 21:51:17 336KB FPGA 串口 Verilog
1
fpga的verilog语言串口程序代码,包括收发两个部分的内容
2022-05-03 01:01:19 18KB fpga verilog
1
UART串口Verilog通信cpld quartus10.1逻辑工程源码+自定义uart协议说明,已在项目中使用,可以做为你的设计参考。 下位机与上位机通信协议: 1、通信采用异步串口通信,波特率为115.2KBPS, 2、上位机发送数据格式:55--F1--DATA1-- DATA2--FF DATA1 GPIO 输出高低控制; DATA2 GPIO 32路GPIO选择控制; 下位机uart CPLD接收数据【控制32路GPIO输】 55 F1 01 (00-1F) FF 32路GPIO中的一路输出高 55 F1 08