SIEMENS EDA Tessent Scan and ATPG User’s Manual Software Version 2022.4 Document Revision 27

IDDQ测试（1） 为了检测CMOS电路中的某一个故障, 首先必须生成能激活该故障的IDDQ测试向量，该IDDQ 测试向量必须在该故障条件下能够制造一条或多条由VDD到VSS的低电阻通路，相当于电压测试中的故障激活和传播 但是同电压测试不一样，IDDQ 测试不需要把故障效应传播到原始输出端，因为IDDQ 测试并不在原始输出端，这是IDDQ实际应用时的方便之处 缺点 需要精确地测量电流 由于IDDQ的稳定需要一定时间，所以测试速度慢

MBIST：测试算法 在MBIST中，重要的测试算法是March算法，包括MATS+、MarchC-、MarchA、MarchB等 例子：MarchC-算法的基本步骤 ↕ (W0)；↑(R0, W1)；↑(R1，W0)；↓(R0, W1)；↓(R1,W0)；↕ (R0) 其中，↕表示操作地址上行或下行，↓表示地址下行，↑表示地址上行，W0和W1分别表示写入“0”和“1”，R0和R1分别表示读出的期望值是“0”和“1”。对每个存储单元进行完括号中包含的所有操作后才处理下一个单元。

Tetramax指南文档，英文文档，用于atpg，dft设计使用。 In this tutorial, usage of Tetramax to generate test patterns will be discussed. As it is used with other tools such as VCS compiler, simulator, and Design Compiler, the scripts for their use or the basic procedures will be discussed as well. Therefore, the discussion will include:  How VCS will be used to simulate a design (Full adder) written in verilog with the help of test bench.  Test patterns will be generated for the given design  Design Compiler is used to synthesize the design using a script  Test Patterns are generated using TetraMax for the synthesized circuit.  VCS will be used to test the synthesized design whether it can pass the tests from all the patterns generated to detect faults.

Tessent® Scan and ATPG User's Manual 2017 version Software Version 2017.4 December 2017

内建自测试技术（BIST）

非常详细的DFT入门资料，详细介绍了常见的DFT模型，以及Scan mode测试技术。最后介绍了ATPG Flow。

该文档主要描述了SOC芯片中的DFT设计实施，主要内容有DFT、ATPG等内容，对学习集成电路设计很有帮助~！

TetraMAX ATPG Quick Reference ATPG工具

超大规模集成电路可测试性设计，内容包含ATPG、BIST、JTAG等，包含功能测试、直流测试、交流测试及Open/Short、闩锁效应等内容。