引言 　　大多数IC设计工程师都了解数字BIST的工作原理。它用一个LFSR（线性反馈移位寄存器）生成伪随机的位模式，并通过临时配置成串行移位寄存器的触发器，将这个位模式加到待测电路上。数字BIST亦用相同的触发器捕获响应，将移出的结果压缩成一个数字标志，再将其与一个正确的标志作逐位对比。尽管工业逻辑BIST的细节要更复杂，但基本原理仍适用于多时钟域、多周期延迟路径，以及电源轨噪声等。 　　1 “模拟”的定义 　　“模拟”电路对不同的人有不同的含义。一个PLL或SERDES（串行器/解串器）可以看作是数字的，模拟的，或混合信号的。对这些单元的BIST测试可以是纯数字的，因为这些功能只有数

BIST在SoC片上嵌入式微处理器核上的应用,介绍了SoC片上嵌入式微处理器核的一种测试技术——片内测试(BIST)。讲述了片上系统的由来以及两个重要特点。与传统的测试方法比较后，讨论了MereBIST、LogicBIST等常用BIST测试技术的结构和特点，分析了这几种测试方法的优缺点。

1, XILINX ZC706评估板 应用文档 2，详细介绍了ZC706的build-in selftest flash的测试方法和流程 3,有助于ZC706评估板的学习开发 4,适合于初学者和进阶者

引言 　　随着便携式设备和无线通讯系统在现实生活中越来越广泛的使用，可测性设计(DFT)的功耗问题引起了VLSI设计者越来越多的关注。因为在测试模式下电路的功耗要远远高于正常模式，必将带来如电池寿命、芯片封装、可靠性等一系列问题。随着集成电路的发展，内建自测试(BIST)因为具备了诸多优越性能(如降低测试对自动测试设备在性能和成本上的要求、可以进行At—speed测试及有助于保IP核的知识产权等)，已成为解决SoC测试问题的首选可测性设计手段。 　　在BIST中常用线性反馈移位寄存器(LFSR)作为测试模式生成器(TPG)。LFSR必须产生很长的测试矢量集才能满足故障覆盖率的要求，但这些矢

用于zc706开发板开发的代码，主要是设置开发板相应的启动和挂载项目

DFT的matlab源代码DIST的BIST应用 随附的项目文件是指创建用于测试任何组合电路的内置自测。该代码用VHDL硬件描述性语言编写。 在我的示例中，被测电路（CUT）是一个4位乘法器以及一个六阶LFSR和MISR，以使系统可以在片上进行测试。

以固定形式扫描存储器阵列 其中包括全写0或者全写1情况，最后一步为读取所有存储单元。测试次数与存储单元容量N成正比，关系为测试次数T=4N。这种算法可以测试SAF故障，还可为施加其他测试序列做好准备。

内建自测试技术（BIST）

ram bist 详细介绍ppt

超大规模集成电路可测试性设计，内容包含ATPG、BIST、JTAG等，包含功能测试、直流测试、交流测试及Open/Short、闩锁效应等内容。