结合实际项目的开发经验，详细讲解了基于Xilinx Microblaze软核开发的整个流程，包括硬件平台搭建、软件平台开发、嵌入式操作系统的加载以及用非易失性存储设备对FPGA进行上电配置等内容。利用FPGA软核进行嵌入式系统开发，将得到越来越多的关注和应用。

Xilinx公司的MicroBlaze 32位软处理器核是支持CoreConnect总线的标准外设集合。MicroBlaze处理器运行在150MHz时钟下，可提供125 D-MIPS的性能，非常适合设计针对网络、电信、数据通信和消费市场的复杂嵌入式系统。 1 MicroBlaze的体系结构       MicroBlaze 是基于Xilinx公司FPGA的微处理器IP核，和其它外设IP核一起，可以完成可编程系统芯片（SOPC）的设计。MicroBlaze 处理器采用RISC架构和哈佛结构的32位指令和数据总线，可以全速执行存储在片上存储器和外部存储器中的程序，并和其它外设IP核一起，可

8051 core Verilog，是学习fpga51核设计的好资料。 已经用过很好用。

1 引言 　　在如今的快速嵌入式系统设计中，目前比较流行的方案是在FPGA内集成应用软件或是软IP平台，以简化工序、加速产品面市日程。为此，很多公司推出了自己的开发平台以及相关CPU的IP核，常见的为两种：一种是通用型CPU，如xilinx和altera公司的32位以及64位通用CPU核；还有就是专用型的，常见的为51系列单片机的CPU核，但是目前关于单片机的软核基本上都是8051的，其他的品种很少。而且8051的速度不是很快，在有些快速的控制场合（如利用单片机来作为usb2.0的控制部件）显得速度不足，比较著名的actel公司推出的Core8051，运行频率也只在40 MHz左右。本文介绍

本文首先介绍了SoC中的架构设计,概述了SOC中的软硬件结构,包括处理 器、片上总线等等。然后结合ASIC设计方法对RTL设计、逻辑综合方法进行了 较为深入的研究,同时对CPU的设计方法进行了一定的研究。最后通过研究生阶 段的项目80C51软核的设计及应用说明了IC设计的流程及8位CPU软核的设计 与应用。 本论文的主要研究结果为: 1、深入研究了当前lC前端设计的方法,包括RTL设计、逻辑综合和验证等。 2、研究了8位CPU软核的设计方法。 3、详细研究了80C51软核设计改进方法和验证方法 4、详细研究了片上心率系统的设计和验证方法

手把手教你在Xilinx FPGA开发平台构建MicroBlaze软核——Digilent CMOD A7 FPGA评测白.pdf

FPGA开源软核处理器SOPC设计

该方案是针对100L/150L的尘埃粒子计数器的传感器解决方案，主控芯片为一颗Xilinx的Spartan6芯片，在此芯片内部使用Microblaze软核，运行类modbus协议，定制IP核用于多个通道的技术，有效缓解通道堵塞，压缩包包括整个项目文件，软核代码，PCB绘制文件以及通信协议。

必要的基础知识Cortex-M3 FPGA IP核下载硬件准备软件准备新建Vivado工程添加IP核搜索路径创建BlockDesign设计SWD接口引出外设基地

一个微型、可定制和高度可扩展的 MCU 级 32 位 RISC-V 软核 CPU 和类似微控制器的 SoC，以独立于平台的 VHDL 编写。 NEORV32 处理器是一种可定制的类似微控制器的片上系统 (SoC)，它基于 NEORV32 RISC-V CPU。该项目旨在作为大型 SoC 设计中的辅助处理器，或作为现成的独立定制微控制器，甚至可以安装到运行频率为 +24 MHz 的 Lattice iCE40 UltraPlus 5k 低功耗和低密度 FPGA 中。 特别关注执行安全，以随时提供定义和可预测的行为。因此，CPU 确保所有内存访问都得到确认，并且不会执行无效/格式错误的指令。每当发生意外情况时，应用程序代码都会通过精确和可恢复的硬件异常通知。 主要特征 一体式封装：CPU + SoC +软件框架和工具 完全用行为的、平台无关的 VHDL 描述 -没有特定于平台的原语、宏、属性等。 广泛的配置选项，用于使处理器适应应用程序的要求 高度可扩展的硬件——在 CPU、处理器和系统级别 更多详情、使用方法，请下载后阅读README.md文件