8051 core Verilog,是学习fpga51核设计的好资料。 已经用过很好用。
2023-01-16 10:40:27 54KB 8051core
1
8051单片机内核IP源码cyclone2 fpga quartu工程文件+文档说明, 可以做为你的FPGA设计学习参考。 该部分的8051内核的顶层信号引脚在8051内核的顶层便可查看到各个引脚模块的定 义。引脚的定义和普通的 8051 单片机相似,区别在于 P3 口的定义,普通的 8051 单片机的 P3 口有双重功能,在对普通的 8051 单片机编程时,特别是用 C 进行编程时所面向的是寄存 器层面的,但在硬件层面上,在定义 P3 口的两种功能时是不一致的,原因是用 C 编程时, 编译软件已经将 C 代码转变成机器代码,让机器能够辨别要用哪一个硬件模块,也就是 8051 的内核已经“解码”了机器码。普通的 8051 芯片的引脚框图和 P3 口的定义如下如下: 8051IP 核 核心本身是由定时器/计数器,ALU,串行接口,和控制单元组成。 8015 内核的原理图: Clk:时钟输入 Reset:复位输入引脚 rom_data_i:ROM 数据输入 ram_data_i :RAM 数据输入 int0_i 外部中断 0 int1_i:外部中断 1 all_t0_i:定时计数 0 all_t1_i:定时计数 1 all_rxd_i:串口接收 p0_i:IO-port0 input p1_i:IO-port1 input p2_i :IO-port2 input p3_i:IO-port3 input p0_o:IO-port0 output p1_o:IO-port1 output p2_o :IO-port2 output p3_o :IO-port3 output all_rxd_o:内部接收后直接输出,可以进入 all_rxd_i all_txd_o:串口发送 all_rxdwr_o:接收方向信号 rom_adr_o: 输出到 ROM 地址信号 ram_data_o:输出到 RAM 数据信号 ram_adr_o :输出到 RAM 地址信号 ram_wr_o :数据输出到 RAM 的使能信号 ram_en_o:RAM 的时钟使能信号 datax_i:从 RAM 的数据输入到单片机的信号 datax_o:从单片机输出数据到 RAM 的信号 adrx_o:RAM 的地址信号 wrx_o:RAM 的写使能信号