本文设计的FFT处理器,基于FPGA技术,由于采用移位寄存器流水线结构,实现了两路数据的同时输入,相比传统的级联结构,提高了蝶形运算单元的运算效率,减小了输出延时,降低了芯片资源的使用。
1
根据AES算法的特点,从3方面对算法硬件实现进行改进:列混合部分使用查找表代替矩阵变换,降低算法实现的运算复杂度,采用流水线结构优化关键路径-密钥拓展,提升加密速度,利用FPGA定制RAM(BRAM)预存查找表进一步提升加密速度。优化后的AES算法在Virtex-6 xc6vlx240T(速度等级 -3) FPGA上实现,结果发现,AES算法共占用1 139个Slice,最大频率达到443.99 MHz,通量达到56.83 Gbit/s,效率达到49.89 (Mbit/s)/Slice;然后,对AES算法进行接口逻辑声明,将优化后AES算法封装成自定制IP核;最后,采用基于NIOS II的SOPC技术,构建了一个嵌入式AES算法加密系统,实现了数据通信中的高速加密。
2022-05-13 10:14:21 923KB AES; 流水线结构; 通量; 效率;
1
针对Harris角点检测算法计算量大导致实时性差的难题,提出了一种基于FPGA的快速Harris角点检测技术。利用FPGA并行处理的特点,将整幅图像分为两块后并行处理,对其中分解得到的每一块图像采用流水线处理,并将流水线结构分为导数生成器、高斯滤波、角点响应R值计算、非极大值抑制四级,且对流水线每一级中涉及到的复杂乘法运算转换为精简的移位及加法或减法运算,最终实现对目标的实时角点检测。实验结果表明,对于分辨率为1 024×1 024的图像,达到了每帧6.809 ms的角点提取速度,与基于FPGA传统结构的Harris角点检测算法相比,速度提高了近一倍,极大提升了算法的实时性,具有较强的工程实用价值。
1
根据实时信号处理的需求,提出了一种基于FPGA的512点流水线结构快速傅里叶变换(FFT)的设计方案,采用4个蝶形单元并行处理,在Xilinx公司的Virtex7系列的FPGA上完成设计。处理器将基2算法与基4算法相结合,蝶形运算时把乘法器IP核的旋转因子输入端固定为常数,而中间结果用FIFO缓存。采用硬件描述语言verilog完成设计,并进行综合、布局布线,测试结果与MATLAB仿真结果相吻合。
2021-12-29 13:36:00 1.28MB FFT;FPGA;流水线;并行处理
1
由于在网上和书上看到的流水线结构全是基于阻塞赋值的,结果输出是正确的(大部分时间),但是存在亚稳态的情况,
2021-12-12 11:39:31 65KB verilog 16位加法器 文章 硬件设计
1
32位双发射双流水线结构RISC微处理器设计.pdf
2021-09-26 19:03:50 421KB 处理器 微型机器 数据处理 参考文献
哈希算法SH A
2021-04-29 23:08:27 998KB 哈希算法SH A
1
一个 5 级流水线结构的简单 CPU的实现。TinyMIPS 的流水线共分为五级,对应五个功能模块,分别为 IF(取指令)、ID(译码)、 EX(执行)、MEM(访存)、WB(写回)。而这五个流水级分别对应 CPU 处理指令时的 五个步骤:IF 级负责从存储器(内存或缓存)中取出指令;ID 级负责将指令译码,并从寄 存器堆取出指令的操作数;EX 级负责根据译码结果执行对应的 ALU 操作;MEM 级负责处 理可能产生访存请求的指令,向存储器(内存或缓存)发送控制信号;WB 级负责将指令的 执行结果写回寄存器堆。
2021-02-23 17:04:01 14.51MB 计组
1