基于FPGA的AES算法硬件实现优化及IP核应用
根据AES算法的特点，从3方面对算法硬件实现进行改进:列混合部分使用查找表代替矩阵变换，降低算法实现的运算复杂度，采用流水线结构优化关键路径-密钥拓展，提升加密速度，利用FPGA定制RAM（BRAM）预存查找表进一步提升加密速度。优化后的AES算法在Virtex-6 xc6vlx240T（速度等级 -3） FPGA上实现，结果发现，AES算法共占用1 139个Slice，最大频率达到443.99 MHz，通量达到56.83 Gbit/s，效率达到49.89 （Mbit/s）/Slice；然后，对AES算法进行接口逻辑声明，将优化后AES算法封装成自定制IP核；最后，采用基于NIOS II的SOPC技术，构建了一个嵌入式AES算法加密系统，实现了数据通信中的高速加密。
文件下载
评论信息
其他资源
- mfc 调用 MapWInGIS
- 图像锐化MATLAB实现（包含laplacian算子、Prewitt算子、Robert算子、sobel算子）
- 利用大恒DH-HV1351UM-ML数字摄像机设备进行单帧图像采集保存
- 恒定电场问题实例：导体中的电流仿真报告+Maxwell工程
- 基于STM32,RS485总线的数据采集系统设计
- 华为文摘1-8期
- 汉语语料库（分词、词性标注、多领域）
- ASP.NET图书馆管理系统简单实现（借阅、选座）
- 串级控制系统的设计和MATLAB仿真
- Android串口测试代码，可以多个串口同时通讯
- SQLiteExpertPro_自用专业版.zip
- extjs年份控件（只显示年，无月日时分秒）
- （清华大学版）计算机图形学
- 探矿者：为dcd shopify进口做一个更好的表-源码
- HM-10_11_轉接RS232電路圖.pdf
- D:\软件\ezPDF.apk
- SSHSecureShellClient-3.2.8.zip
- ArcPad破解文件
- IoT 2020: 智能安全的物联网平台 英文原版
- 使用Mapinfo中Voronoi算法自动生成LAC或BSC等边界图
- 牛客校招面试题（附答案与解析）c++篇.rar
- apache-tomcat-7.0.75-windows-x86解压版32位
- 用C语言实现DPSK数字信号调制
- sql server 2000 java驱动包
- 5G标准中文版38.200系列
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明