基于FPGA的AES算法硬件实现优化及IP核应用
根据AES算法的特点，从3方面对算法硬件实现进行改进:列混合部分使用查找表代替矩阵变换，降低算法实现的运算复杂度，采用流水线结构优化关键路径-密钥拓展，提升加密速度，利用FPGA定制RAM（BRAM）预存查找表进一步提升加密速度。优化后的AES算法在Virtex-6 xc6vlx240T（速度等级 -3） FPGA上实现，结果发现，AES算法共占用1 139个Slice，最大频率达到443.99 MHz，通量达到56.83 Gbit/s，效率达到49.89 （Mbit/s）/Slice；然后，对AES算法进行接口逻辑声明，将优化后AES算法封装成自定制IP核；最后，采用基于NIOS II的SOPC技术，构建了一个嵌入式AES算法加密系统，实现了数据通信中的高速加密。
文件下载
评论信息
其他资源
- simulink纯电动汽车整车控制策略
- DBMS课程设计C语言实现全部源码与设计文档
- 非参数统计.xps 吴喜之
- 华清远见嵌入式培训视频
- echart以秒为单位的动态时间轴
- win32平台的opencv3.4.2
- R语言数据挖掘(NBA数据实战)
- SPSS教程-聚类分析-附实例操作
- Java彩票系统开发网站APP开发源码
- GY53激光测距资料.zip
- 企业管理系统（JSP）
- Matlab有关DCT域音频水印嵌入程序-31767689audiowatermark.rar
- 简约风格网页仿写
- 模仿大学的教务管理系统
- 基于python的服务器巡检及数据分析
- react-patterns：基本的React组件，钩子和模式-源码
- PHP考试试题及答案.pdf
- 白光T12电烙铁控制PCB
- C#超市管理系统 （完善）
- 云计算课设
- vlc+html 免注册（生成axvlc.cab包）
- VC 如何在对话框上画坐标与画网格线
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明