spyglass 做cdc、lint、power分析的Userguide，包含 1、spyglass cdc、lint、power分析使用流程； 2、spyglass cdc、lint、power分析的规则、methodology、goal等介绍 3、SpyGlass_Explorer_UserGuide、SpyGlass_LintRules_Reference、SpyGlass_LowPowerRules_Reference、SpyGlass_ClockResetRules_Reference、SpyGlass_ConstraintsRules_Reference、SpyGlass_AreaRules_Reference等

### 芯片功耗分析理论知识讲解（二） #### NLDM与CCS模型解析 在集成电路设计领域，为了确保电路的功能性和效率，时序分析是不可或缺的一环。特别是随着技术节点不断缩小，传统方法逐渐暴露出局限性，新型模型如NLDM（非线性延迟模型）和CCS（复合电流源）应运而生。本文将详细介绍这两种模型，并探讨它们在集成电路设计中的应用。 ##### 一、NLDM模型 **1.1 NLDM概述** NLDM模型是在65nm及之前的工艺节点中广泛使用的一种时序分析方法。它分为两部分：驱动模型（Driver Model）和接收器模型（Receiver Model）。 **1.1.1 NLDM驱动模型** NLDM驱动模型用于描述单元从输入到输出的延迟以及输出的转换时间。具体来说： - **Delay Threshold**: 定义为输出信号达到VDD的50%电压点时的时间。 - **Transition Threshold**: 包括上阈值(如70%)和下阈值(如30%)，用来确定信号边沿的转换时间。 在.lib文件中，NLDM驱动模型是以二维查找表的形式出现的，其中输入转换时间和输出负载作为索引。 **1.1.2 NLDM接收器模型** NLDM接收器模型通常被简化为一个等效电容，用于模拟单元的负载特性。值得注意的是，不同边沿（上升和下降）对应的电容值可能不同。 **1.1.3 NLDM遇到的问题** 尽管NLDM在早期技术节点上表现良好，但随着工艺节点的减小，其准确性受到了挑战。主要原因包括： - **金属连线电阻增加**：在先进节点中，金属连线的电阻变得更大，这导致电压源模型失真。 - **Miller效应增强**：随着工艺节点的减小，Miller效应变得更加显著，单一的电容值已不足以准确描述实际状况。 ##### 二、CCS模型 为了解决NLDM模型在先进工艺节点上遇到的问题，CCS模型被提出。它同样包含驱动模型和接收器模型两个组成部分。 **2.1 CCS驱动模型** CCS驱动模型的核心在于描述流入负载电容的电流值。该模型采用内部无限电流源的概念，即使在网络电阻非常高的情况下也能保持高精度。其参数包括输入转换时间和输出负载。 **2.2 CCS接收器模型** 与NLDM不同，CCS接收器模型考虑了网络电阻的影响，更准确地模拟了实际工作条件下的行为。这种改进使得CCS模型能够更好地应对先进工艺节点带来的挑战。 **2.3 CCS的优势** 相比NLDM，CCS模型具有以下优势： - **精度提高**：尤其是在处理高电阻网络时，CCS模型能更准确地反映实际情况。 - **Miller效应建模**：CCS模型能更有效地模拟Miller效应，这对于评估电阻较小的网络尤为重要。 - **适应性更强**：随着技术节点的发展，CCS模型的优越性更加明显，特别是在低纳米尺度的设计中。 ### 结论 随着集成电路设计不断向更小的技术节点发展，传统的时序分析方法面临着新的挑战。NLDM和CCS作为两种重要的时序分析模型，在不同的工艺节点上表现出不同的适用性和准确性。对于设计师而言，理解这些模型的工作原理及其适用场景至关重要。未来，随着技术的进一步进步，预计将有更多创新的模型和技术出现，以满足不断变化的设计需求。

在超大规模集成电路( VLSI) 设计中, 随着深亚微米技术的应用、芯片集成度的不断提高以及 系统工作频率的加快, 均导致了集成电路的功耗越来越大. 而功耗的增大, 一方面影响了依赖电池 供电的便携式设备的使用, 另一方面芯片的过热也使系统的可靠性降低. 这使得低功耗设计技术日 益成为VLSI 设计者关注的热点. 美国半导体工业联合会在1992 年已确认低功耗技术是当前集成 电路设计的一个紧急技术需要。

NULL 博文链接：https://410063005.iteye.com/blog/1624334

降低 VLSI 电路的功耗是当今的首要问题。 存储电路在电子小功率器件的设计中起着重要作用。 几乎每个数字系统都将内存作为其设计的重要组成部分。 高速电路在短时间内耗散大量功率。 在本文中，对传统 SRAM 单元进行了少量修改以降低动态功耗。 通过添加几个额外的晶体管，总电容降低了。 由于位线的充电和放电消耗的功率最大，因此可以使用6T单元和8T单元，通过在下拉路径中增加额外数量的晶体管来降低功率。 本文模拟了 6T SRAM 单元和 8T SRAM 单元，并比较了它们在功耗方面的性能。

本文档主要介绍MTK 平台功耗分析相关Debug手段，以及遇到这种问题客户端需要先梳理的部分。 希望读者看到该文档之后，遇到问题能先做第一手的分析，根据文档做初步的Debug，同时也能增长您处理功耗问题的技能.

DDR3功耗分析及工具说明文档

项目需要使用PTPX看一下工程的功耗，写了一个使用PTPX做功耗分析的流程。

针对密码芯片的相关性功耗分析实验平台研究.pdf

针对差分功耗分析（DPA）攻击的原理及特点，分析了高级加密标准（AES）的DPA攻击弱点，采用掩盖（Masking）的方法分别对AES算法中字节代换部分（SubBytes）及密钥扩展部分进行了掩盖，在此基础上完成了AES抵御DPA攻击的FPGA硬件电路设计。通过对该AES的FPGA电路的差分功耗攻击实验验证，该方法能够很好地抵抗DPA攻击。