具有功耗分析的 6T 和 8T SRAM 单元仿真-研究论文

Power dissipation SRAM

降低 VLSI 电路的功耗是当今的首要问题。存储电路在电子小功率器件的设计中起着重要作用。几乎每个数字系统都将内存作为其设计的重要组成部分。高速电路在短时间内耗散大量功率。在本文中，对传统 SRAM 单元进行了少量修改以降低动态功耗。通过添加几个额外的晶体管，总电容降低了。由于位线的充电和放电消耗的功率最大，因此可以使用6T单元和8T单元，通过在下拉路径中增加额外数量的晶体管来降低功率。本文模拟了 6T SRAM 单元和 8T SRAM 单元，并比较了它们在功耗方面的性能。

文件下载

评论信息

其他资源

免责申明

【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论【只为小站】经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见版权及免责申明

具有功耗分析的 6T 和 8T SRAM 单元仿真-研究论文

文件下载

评论信息

其他资源

免责申明

个人信息

相关资源标签

热门下载

最新下载