本电路用两片74LS138扩展为4-16线译码器, 并用同步十六进制加法计数器的4个输出作为4位译码输入, 对电路的设计进行了验证. 对于尚未掌握同步时序逻辑电路设计方法或芯片扩展方法的朋友们来说, 极具参考价值.
2022-03-27 14:57:47
241KB
1
STA信号选阶跃输入（Step），0或1根据需要自选。
A0,A1,A2信号的输入选择读文件模块From File（.mat）。
内部实现用非门和与门进行实现。
输出端通过示波器模块（Scope）观察结果输出。
2022-03-26 14:48:04
137KB
1
基于Chartered 0.35μm EEPROM CMOS工艺,采用全定制方法设计了一款应用于低功耗和低成本电子设备的8×8 bit SRAM芯片。测试结果表明,在电源电压为3.3 V,时钟频率为20MHz的条件下,芯片功能正确、性能稳定、达到设计要求,存取时间约为6.2 ns,最大功耗约为6.12 mW。
2022-03-24 09:51:55
818KB
1
针对IEEE802.16e标准，基于层译码算法（TDMP）提出了一种适用于多码率、多码长的LDPC码译码器结构。该译码器采用半并行化和流水线设计，可以在保证电路灵活性的同时提高译码吞吐量。利用Xilinx公司的ISE工具进行综合仿真，使用的FPGA芯片为Virtex4-xc4vfx12-sf363-12，最大工作频率为170.278 MHz，译码吞吐量可达到128.77 Mb/s。
2022-03-20 16:58:30
253KB
1
介绍了符合CCSDS标准的RS（255，223）码的参数与译码器结构，给出了一种改进型无逆BM算法用于求解关键方程，使用Verilog语言完成了基于该算法的译码器设计与实现。测试结果表明，该译码系统性能优良，在尽可能节约硬件资源的同时满足了高速处理的需要。
2022-03-02 20:09:15
235KB
1
利用哈夫曼编码进行信息通讯可以大大提高信道利用率，缩短信息传输时间，降低传输成本。但是，这要求在发送端通过一个编码系统对待传数据预先编码，在接收端将传来的数据进行译码（复原）。对于双工信道（即可以双向传输信息的信道），每端都需要一个完整的编/译码系统。试为这样的信息收发站写一个哈夫曼码的编译码系统。
2022-02-22 08:38:31
310KB
1