关于
这个代表是一个modelsim 10.2c项目，该项目是一个快速乘法器电路的Verilog实现。
细节：
使用booth-radix 4算法生成部分乘积
使用基于 CSA 的 Wallace-tree-like 树来压缩部分乘积
进位超前加法器进行最终压缩。
压缩树的描述可以在 doc/CompressTreeDesign 目录中找到。
2022-03-06 15:23:55
139KB
1
设计制作自动计费器，包括行车里程计费、等车时间和起步价三部分，用三位数码管显示，最大金额为99.9元。
行车单价、等车单价、起步价可分别由拨码开关或拨码盘预置
2022-03-05 15:47:45
576KB
1
主要容为基于Multisim的模拟乘法器应用设计与仿真。阐述了双边带调幅与普通调幅、同步检波、混频、乘积型鉴相电路的原理，并在电路设计与仿真平台Multisim11仿真环境中创建集成模拟乘法器MC1496电路模块，利用模拟乘法器MC1496完成各项电路的设计与仿真，并结合LabVIEW虚拟仪器实现对语音信号的普通调幅与解调。
2022-01-03 09:03:17
828KB
高频电子技术中，调制信号的实现和波形的频谱分析是难点。根据调幅电路的理论知识，直观地用乘法器来实现信号的调幅，通过设置不同的输入信号来实现信号的正常调幅和平衡调幅。并通过示波器观察不同情况下调制后的信号波形，通过Multisim提供的傅里叶分析功能分析调制信号的频谱图，实现对电路进行仿真分析。仿真结果表明，利用乘法器能实现信号的调幅。
2021-12-22 22:48:28
1.42MB
1