FastMultiplier:使用 verilog 的快速乘法器实现-源码
关于
这个代表是一个modelsim 10.2c项目，该项目是一个快速乘法器电路的Verilog实现。
细节：
使用booth-radix 4算法生成部分乘积
使用基于 CSA 的 Wallace-tree-like 树来压缩部分乘积
进位超前加法器进行最终压缩。
压缩树的描述可以在 doc/CompressTreeDesign 目录中找到。
文件下载
评论信息
其他资源
- matlab做的PPI显示器示例参考PPI.m
- SX126-x带书签的中文数据手册.pdf
- PSCAD完美破解版professional
- 华为-Java语言编程规范_安全篇_V2.0
- 论坛上关于pb使用base64的下载整理
- FSDAFupdate20180311.zip
- 计算机组成原理蒋本珊课后习题答案
- C++程序设计语言 揣锦华
- Arlequin中文说明书
- 手把手教你单片机程序框架（吴坚鸿）
- 基于DWDM技术的10Gbit/s双向高速数据远程互联网络设计
- node-cron：NodeJS的Cron-源码
- 实验三 派生类的应用 (2).doc
- 质量管理体系的策划与设计.doc
- USB口安全芯片MFRC522 射频读卡器protel设计硬件原理图+PCB文件.zip
- 2021-leetcode.zip
- swfobject.js下载
- Badboy 2.2.5 安装包
- C#串口编程
- 安富莱STM32开发板资料
- MDaemon Server 11.0.3 简体中文破解补丁--测试可用
- GPOPS manual手册
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明