FastMultiplier:使用 verilog 的快速乘法器实现-源码
关于
这个代表是一个modelsim 10.2c项目，该项目是一个快速乘法器电路的Verilog实现。
细节：
使用booth-radix 4算法生成部分乘积
使用基于 CSA 的 Wallace-tree-like 树来压缩部分乘积
进位超前加法器进行最终压缩。
压缩树的描述可以在 doc/CompressTreeDesign 目录中找到。
文件下载
评论信息
其他资源
- 图像拼接.zip
- 三维点云精简的均匀网格法&不均匀网格法，matlab实现，带例程
- Programming Windows with MFC中文版 pdf 下载地址
- C# winform典型系统开发模板
- 雷曼克斯壁虎X3 写频软件
- html用百度的地图，显示指定坐标点并提示坐标点信息
- 基于Java的记账管理系统
- mimics.rar最新安装包
- 完整的小波算法C语言实现
- 飞思卡尔智能车电磁采样装置PCB图
- 计算机网络数据链路层gobackn协议
- hsiehph.github.io-源码
- Wetool多开视频.mp4
- 2020美赛特等奖(O奖)论文
- 御剑WEB目录扫描免安装版及使用方法
- 105SL 300DPI驱动.iso
- 02-五子棋游戏.7z
- Dreamweaver网页综合设计 附带源代码
- 跳水评分系统 可在devc++上直接运行
- 腾达 W303R 刷 NH326固件
- 用MFC写的坦克大战
- 算法导论3英文kindle
- C++Primer课后习题解答(第1~18章完整答案)完整版(PDF版)
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明