FastMultiplier:使用 verilog 的快速乘法器实现-源码
关于
这个代表是一个modelsim 10.2c项目，该项目是一个快速乘法器电路的Verilog实现。
细节：
使用booth-radix 4算法生成部分乘积
使用基于 CSA 的 Wallace-tree-like 树来压缩部分乘积
进位超前加法器进行最终压缩。
压缩树的描述可以在 doc/CompressTreeDesign 目录中找到。
文件下载
评论信息
其他资源
- DAC8568.zip
- 层次分析法软件最新版本及其性能说明 yaahp V10.3（全功能免费版）.zip
- 隐藏SSID的破解及连接超详细教程
- 应用程序无法正常启动（0xc0150002）
- 无线系统的微波与射频设计
- SPWM三相整流的pscad仿真
- Docker(容器技术大会PPT)
- 微博数据（复杂网络用不了，主要转发关系）
- mysql-connector-java-5.1.40.tar
- 使用activiti工作流引擎显示流程图时高亮显示流程图中已执行节点和已执行路径方法源代码
- 人力资源系统（Android实现）
- 仿京东商城H5主页面源代码，html、css、js 下载
- 图像倒频谱处理程序
- Fatjar打包jar
- CListrCtrlCL修正版(支持动态设置颜色)
- 具有人类记忆特性的集成式数据流挖掘模型与算法
- 大学生python复习习题（含答案）.pdf
- Android_JSON.zip
- 主成分分析（PCA）简介
- pw_convert：将Edelweiss格式的xlsx文件转换为SAILS导入模板-源码
- RTES项目-源码
- atom-ide-datatip：Atom IDE的数据提示-源码
- 基于STM8S103的USB移动电源设计原理图+PCB+软件源码全套资料.zip
- Designcon2019 part2
- 基于java的视频中车辆的标记
- 明小子Domain3.6
- QT完整的读取电子书小demo
- 数字图书馆ASP源码
- Kafka监控程序附带测试代码
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明