FastMultiplier:使用 verilog 的快速乘法器实现-源码
关于
这个代表是一个modelsim 10.2c项目，该项目是一个快速乘法器电路的Verilog实现。
细节：
使用booth-radix 4算法生成部分乘积
使用基于 CSA 的 Wallace-tree-like 树来压缩部分乘积
进位超前加法器进行最终压缩。
压缩树的描述可以在 doc/CompressTreeDesign 目录中找到。
文件下载
评论信息
其他资源
- STM32任意角度移相全桥PWM
- （STM32）2.8寸TFTLCD屏虚拟键盘触摸程序
- 简易springboot项目-社区管理
- 电子相册Javaweb项目源码及数据库
- 嵌入式-nandflash-ftl层代码
- JSP英文文献及翻译
- 编译原理实验 DFA（确定的有穷自动机）的化简
- Qt图片预览(图形列表)
- 图书管理系统（纯c++编译，vc6轻松实现）
- 高速电路设计实践 王剑宇
- C# DLL 编辑工具
- 将运算放大器用作比较器需要注意的地方
- Java+Access+GUI学生成绩管理系统
- 19《情池》載著紅豆的心舟.mp4
- readFile.py
- JAVA网络编程 第4版
- nginx-alpine.tar
- 浏览器中实现3D全景浏览
- 2018年EI收录中文期刊目录
- GPS卫星坐标计算（Rinex 2.10导航星历文件）
- android圆形图片控件
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明