FastMultiplier:使用 verilog 的快速乘法器实现-源码
关于
这个代表是一个modelsim 10.2c项目，该项目是一个快速乘法器电路的Verilog实现。
细节：
使用booth-radix 4算法生成部分乘积
使用基于 CSA 的 Wallace-tree-like 树来压缩部分乘积
进位超前加法器进行最终压缩。
压缩树的描述可以在 doc/CompressTreeDesign 目录中找到。
文件下载
评论信息
其他资源
- 小孙学变频(第二版)2015-05 张燕宾
- 限制迅雷敏感资源.bat
- 世界大洲SHP数据
- 基于MFC的简易计算器（表达式解析）
- C++语音识别
- Android 仿Bilibili客户端代码
- klayout-0.26.9-win64-install.exe.zip
- 北京大学acm试题题库及解答 完整版
- Mindshare: PCI Express System Architecture
- AWR13破解安装许可
- JavaFX2.0内建控件教程（全部控件）
- APM2.8原理图
- 60,12进制计数器.DSN
- xubuntu-20.04.2-desktop-cs-2-amd64.txt.tar.gz
- 高校科研管理系统
- 各种PID算法
- PL2302驱动.rar
- 网络信息安全应急演练方案 .docx
- DE算法Matlab程序
- nexus-3.16.1-02-unix.tar.gz
- ENC28J60最全资料，含51,AVR,LPC,STM32程序源代码及源理图及中文DATASHEET
- 苏飞开发助手v2.0 exe
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明