Xilinx FPGA产品选型表，帮助你快速查找Xilinx 的FPGA产品，并根据需要选择合适的FPGA型号

FPGA按键防抖，很好的，很详细，用的是verilog

一本很好的C语言fpga编程指导…… 将fpga定制升级为系统，可以用c语言编写fpga程序，能实现单步调试等功能！

山东大学FPGA实验参考与报告 实验三时序逻辑电路计数器设计

赛灵思 Kintex UltraScal 系列 XCKU040-2FFVA1156l 差不多资料下载，内包含有自己的笔记，做的记号（英汉翻译）。用于自己学习。

基于FPGA的60进制计数器 实现功能： 基于FPGA的60进制计数器实验 部分代码： Library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; use ieee.std_logic_ARITH.all; --//======================================= entity clkdiv is port(clk50M:IN STD_LOGIC;--时钟20MHZ clk1KHZ,clk1HZ:buffer STD_LOGIC); END clkdiv; --//======================================= architecture behave of clkdiv is begin

Stratix IV GX 开发套件HSMC_breakout_header原理图和PCB源文件，assembly、layout、schematic

基于HLS的高效深度学习卷积神经网络FPGA实现方法项目全部数据.zip本文通过对现有相关研究的分析、总结和改进，给出了一系列在软件层面上如何构建和训练小巧高效且利于硬件加速的网络方法，在FPGA实现时如何减少资源、降低功耗及提高速度的方法，以及在HLS中如何增加设计灵活性、可移植性和可扩展性的方法，具有很好的实用价值。并结合这些方法构建和训练了一个网络，命名为EfficientNet，使用HLS在FPGA上对其进行了推断加速。通过与其他网络和平台的对比，验证了这些方法的有效性。本文的主要工作和贡献如下： 设计实现了一种轻量化的深度学习网络EfficientNet。针对传统网络参数量及计算量大且不利于硬件加速的问题，本文在保证精度的前提下，分析了以深度可分离卷积代替标准卷积、以步进代替池化、以平均池化代替全连接的方法，提出了尺寸不变通道增减交替的方法，并对这些方法进行了集成，从而构建了一个低复杂度的DCNN网络，并命名为EfficientNet。实验结果表明EfficientNet在公开的Flower_photos数据集上的分类精度为89.3%，相比Inception-v3，在参数量

黑金Altera ,Cyclone Iv 开发板的硬件说明手册对于该FPGA开发板的布局以及相应的一些信息介绍，里面也有相应可以下载资料的地址和网站

已知此任务需要完成的功能：（1）使用FPGA控制超声波HC-SR04模块，使其正常工作。（2）使用四个七段数码管来显示测量距离。（3）使用蜂鸣器来警示距离过短。（4）当距离越短，蜂鸣器发出的声音越大，频率越高。（5）数码管显示的距离使用厘米为单位进行表示。（6）使用FPGA芯片来进行位运算得出距离结果并显示。