基于FPGA的动态扫描实验报告 AHDL语言
2023-03-17 01:02:28 315KB 动态扫描 数电实验 实验报告
1
这是一个可以自动生成CRC校验码固件代码的软件,可以用于通信领域CRC校验模块的自动生成。
2023-03-16 17:00:34 59KB CRC代码生成器 Verilog、VHDL FPGA
1
CY7C68013和FPGA通信 SLAVE FIFO方式
2023-03-16 16:36:13 2.05MB USB
1
采用STM32F103C8T6单片机,KeilMDK5.32版本 串口异步通信,开启收发方向,DMA式收发数据(仿printf发送)。 发的DMA不在循环模式下(单次);接收的DMA在循环模式下。 PC13控制LED灯,LED灯的亮灭指示接收到数据。 在STM32CubeMX中需要同时开启DMA与串口全局中断
2023-03-16 13:38:17 16.56MB stm32 arm 嵌入式硬件 单片机
1
介绍了OFDM信号的优点,并分析了其实现原理,提出一种OFDM高性能数字调制器的FPGA实现方案;采用自顶向下的设计思想,将系统分成FIR滤波器、数控振荡器、移相器、乘法电路和加法电路等5大模块,重点论述了FIR滤波器、数控振荡器的实现,用原理图输入、VHDL语言设计和调用FIR IP核相结合的多种设计方法,分别实现了各模块的具体设计,并给出了其在QuartusII环境下的仿真结果。结果表明,基于FPGA的OFDM调制器,设计简单,便于修改和调试,性能稳定。
2023-03-16 13:35:33 1.25MB OFDM; FPGA; FIR滤波器; 数控振荡器
1
FPGA设计曼彻斯特编解码Verilog源代码 module md (rst,clk16x,mdi,rdn,dout,data_ready) ; input rst ; input clk16x ; input mdi ; input rdn ; output [7:0] dout ; output data_ready ; reg clk1x_enable ; reg mdi1 ; reg mdi2 ; reg [7:0] dout ; reg [3:0] no_bits_rcvd ; reg [3:0] clkdiv ; reg data_ready ; wire clk1x ; reg nrz ; wire sample ; reg [7:0] rsr ; // Generate 2 FF register to accept serial Manchester data in always @(posedge clk16x or posedge rst) begin if (rst) begin mdi1 <= 1'b0 ; mdi2 <= 1'b0 ; end el
ARM体系结构与编程 这本书是比较好的入门书籍,非常适合刚学习ARM的人
2023-03-15 21:43:09 22.63MB ARM
1
本书内容: ARM体系介绍 ARM程序设计模型 ARM汇编语言程序设计 ARM C/C++程序设计 ARM 连接器使用 ARM 集成开发环境 高性能调试工具ADW
2023-03-15 21:40:10 18.23MB arm 体系结构
1
Vivado调用DDS IP核实现扫频信号
2023-03-15 20:57:49 18.14MB FPGA DDS
1