FPGA设计曼彻斯特编解码Verilog源代码.zip.zip

上传者: SKCQTGZX | 上传时间: 2023-03-15 22:14:07 | 文件大小: 10KB | 文件类型: ZIP
FPGA设计曼彻斯特编解码Verilog源代码 module md (rst,clk16x,mdi,rdn,dout,data_ready) ; input rst ; input clk16x ; input mdi ; input rdn ; output [7:0] dout ; output data_ready ; reg clk1x_enable ; reg mdi1 ; reg mdi2 ; reg [7:0] dout ; reg [3:0] no_bits_rcvd ; reg [3:0] clkdiv ; reg data_ready ; wire clk1x ; reg nrz ; wire sample ; reg [7:0] rsr ; // Generate 2 FF register to accept serial Manchester data in always @(posedge clk16x or posedge rst) begin if (rst) begin mdi1 <= 1'b0 ; mdi2 <= 1'b0 ; end el

文件下载

资源详情

[{"title":"( 8 个子文件 10KB ) FPGA设计曼彻斯特编解码Verilog源代码.zip.zip","children":[{"title":"med.v <span style='color:#111;'> 1.02KB </span>","children":null,"spread":false},{"title":"readme.doc <span style='color:#111;'> 24.00KB </span>","children":null,"spread":false},{"title":"me_tf.v <span style='color:#111;'> 1.33KB </span>","children":null,"spread":false},{"title":"me.v <span style='color:#111;'> 2.74KB </span>","children":null,"spread":false},{"title":"md_tf.v <span style='color:#111;'> 1.87KB </span>","children":null,"spread":false},{"title":"help.txt <span style='color:#111;'> 218B </span>","children":null,"spread":false},{"title":"md.v <span style='color:#111;'> 2.68KB </span>","children":null,"spread":false},{"title":"readme.txt <span style='color:#111;'> 3.88KB </span>","children":null,"spread":false}],"spread":true}]

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明