支持一小时正数倒数计时，具有蜂鸣器秒响功能，暂停开始功能等

基于verilog的串口通信协议，包括工程文件及仿真文件，已经测试通过。仿真平台为quartus，具体使用见我博文

verilog编写控制AD7706的程序，三路输入模拟信号轮流转换

基于nrf24l01的无线接收verilog HDL程序（LCD1602显示），即下即用！(直接上传的quartus工程数据包。

生成伪随机序列的verilog代码，可以通过Modelsim仿真。

此为FPGA串口8转32位收发数据，笔者亲测可用，接收与发送数据都进行了32位的转化，希望可以帮助到有需要的朋友们

这是我用Matlab 的HDL Coder工具，然后结合Altera的CycloneII芯片FPGA视频图像开发平台仿真调试，这是最终版的源代码。为省去大家纠结的痛苦，请注意：pixelin是像素输入；x_in，y_in分别是像素点坐标位置；clkenble是时钟使能；width，height分别是图像的宽和高；pixelout是输入像素点对应的均衡化因子，用它*255/(width*height)就是均衡化后的像素值；

SRAM读写测试实验程序： 该程序实现了对SRAM的每一个地址进行遍历读写操作，然后比对读写前后的数据是否正确，最后通过一个LED灯的亮灭进行指示。 文件中包括Verilog和VHDL的两种语言的Quartus II程序，请您参考。

此为PDF电子书. 要源码的见我其他下载资源. 总共4个分卷，此为第1个.下全了才能正常解压. 国内电子设计界著名教授北航夏宇闻又一力作！本书是《Verilog数字系统设计教程》（第2版）的姊妹篇。 内容简介回到顶部↑Verilog SOPC 高级实验教程是为学习Verilog语言之后，想在FPGA上设计并实现嵌入式数字系统的人们而专门编写的。本实验教程是《Verilog数字系统设计教程》（第2版）的后续课程，是姊妹篇。本书通过由浅入深的10个实验，详细地介绍了ModelSim 6.0和Quartus Ⅱ 8.1的操作步骤，扼要地介绍了Quartus Ⅱ 8.1的主要设计资源和SOPCBuilder等工具的应用方法，并阐述了如何配合自己设计的Verilog模块和FPGA中的内嵌处理器Nios Ⅱ 等现成IP资源，设计并实现高性能嵌入式硬件/软件系统。本实验教程也可以作为集成电路设计专业系统芯片（SoC）前端逻辑设计和验证课程的实验教材。为了使阐述的内容更加具体，本教程中的每个实验均选用Altera FPGA （型号为Cyclone Ⅱ EP2C35F672C8）实现，并在革新科技公司专业级实验平台GXSOC/SOPC运行通过。 本书可作为电子信息、自动控制、计算机工程类大学本科高年级学生和研究生的教学用书，亦可供其他工程技术人员自学与参考。 目录回到顶部↑第1讲 ModelSim SE 6.0的操作 　1.1 创建设计文件的目录 　1.2 编写RTL代码 　1.3 编写测试代码 　1.4 开始RTL仿真前的准备工作 　1.5 编译前的准备、编译和加载 　1.6 波形观察器的设置 　1.7 仿真的运行控制 　总结 　思考题 第2讲 Quartus 8.1入门 　2.1 Quartus Ⅱ 的基本操作知识 　2.2 Quartus Ⅱ 的在线帮助 　2.3 建立新的设计项目 　2.4 用线路原理图为输入设计电路 　2.5 编译器的使用 　2.6 对已设计的电路进行仿真 　2.7 对已布局布线的电路进行时序仿真 　总结 　思考题 .第3讲 用Altera器件实现电路 　3.1 用Cyclone Ⅱ FPGA实现电路 　3.2 芯片的选择 　3.3 项目的编译 　3.4 在FPGA中实现设计的电路 　总结 　思考题 第4讲 参数化模块库的使用 　4.1 在Quartus Ⅱ 下建立引用参数化模块的目录和设计项目 　4.2 在Quartus Ⅱ 下进入设计资源引用环境 　4.3 参数化加法-减法器的配置和确认 　4.4 参数化加法器的编译和时序分析 　4.5 复杂算术运算的硬件逻辑实现 　总结 　思考题 第5讲 锁相环模块和SignalTap的使用 第6讲 Quartus Ⅱ SOPCBuilder的使用 第7讲 在Nios Ⅱ 系统中融入IP 第8讲 LCD显示控制器IP的设计 第9讲 BitBLT控制器IP 第10讲 复杂SOPC系统的设计 本书的结束语 附录 GXSOC/ SOPC 专业级创新开发实验平台

基于Verilog的FPGA步进电机控制，用fpga实现步进电机运转