搜索【quartues vhdl】的结果

VHDL实现的多功能数字时钟

功能描述： 1、基本时、分、秒的显示（24时制） 2、支持年、月、日显示（闰年判断） 3、支持秒表功能，可计时、可暂停 4、能够实现闹钟的功能（音乐播放） 5、能够对以上各参数进行手动设置 6、支持LCD显示附实验报告、使用说明和VHDL源码，功能全面，可下载到DE2板上运行

2023-03-06 23:28:05 3.27MB VHDL 数字时钟

1

QPSK 算法仿真及编程

QPSK 算法仿真及编程 qpsk matalab verilog VHDL

2023-03-06 15:37:58 199B qpsk matalab verilog VHDL

1

VHDL分频器的设计

主要介绍各种分频的设计（奇数、偶数、小数等各种分频源代码，而且还可以调节占空比。）

2023-03-04 20:06:52 315KB FPGA、VHDL、分频

1

VHDL串口通信

VHDL串口开发详解。很强大的资源！共享了！

2023-03-03 16:30:21 149KB VHDL 串口

1

VHDL数字系统设计

数字电路EDA入门，VHDL程序实例集内容包括：VHDL设计基础，设计组合电路，时序电路的许多精彩实例

2023-03-02 11:06:55 2.84MB VHDL

1

5个arm核 arm6_verilog核arm7_VHDL等

5个arm核arm6_verilog,arm7_verilog_1,arm7_VHDL,Core_arm_VHDL,nnARM01_11_1_3 arm6_verilog.rar 一个最简单的arm内核，verilog写的，有点乱 arm7_verilog_1.rar J. Shin用verilog写的arm7核心，结构良好，简明易懂 nnARM01_11_1_3.zip.zip nnARM开源项目，国防科技大学牛人ShengYu Shen写的，原来放在opencores上，因为写得太好了，后被ARM公司封杀~~这里是目前我能找到的最终版本了~ Core_arm_VHDL.rar VHDL语言实现的arm内核，可以在http://www.opencores.org/project,core_arm下载到，不过还不是非常完整，有些小bug ARM7_VHDL.rar Ruslan Lepetenok用VHDL写的arm内核，也非常不错

2023-03-01 08:55:43 1.1MB ARM FPGA IP_CORE Verilog

1

基于FPGA试验箱的lcd12864液晶显示实验程序

由verilog语言编写，同时需要通过按键切换屏幕显示文字，一页全是英文，一页全是中文

2023-02-27 15:26:08 6KB FPGA verilog VHDL

1

VHDL行为级描述的译码器设计

标准的2-4线译码器VHDL语言行为级描述设计，这个设计包含的工程文件通过ISE编译综合，经过仿真证明准确无误。

2023-02-26 23:02:24 923KB VHDL；行为级描述；译码器

1

DE2-115-SDRAM-Controller:该项目旨在为 Altera DE2-115 FPGA 实现一个完整的 SDRAM 控制器

用于 DE2-115 IS42S16320D 的 SDRAM 控制器 128mbytes --- 32M x 32bits DRAM Clk：133mhz Controller Clk：133mhz -150deg CAS：2 Burst：1 双通道（访问 DE2-115 上的两个芯片）

2023-02-26 02:53:17 4KB VHDL

1

基于CPLD的多路彩灯控制器的设计

多路彩灯控制器采用VHDL语言编程,在QuartusⅡ4.0上仿真验证功能。通过下载到ALTERA DE2开发板上来实现具体的硬件设计。该设计是一个16路彩灯控制器,可自由选择3种跑马灯花型,具有清零开关,并且可以选择快慢两种节拍。

2023-02-25 11:08:20 252KB VHDL语言 QuartusⅡ4.0 ALTERADE2开发板

1

个人信息

热门下载

最新下载

其他资源