8位全加器用8个全加器做的,vhdl程序,包括了整个工程文件
2021-06-04 10:38:25 418KB vhdl
1
半加器 全加器 16bit全加器
2021-06-04 09:03:19 9.35MB 半加器全加器16bit全加器
1
全加器实验报告,有原理图和仿真结果
2021-06-02 13:15:12 310KB 全加器
1
随着晶体管,集成电路飞速发展,芯片越来越小,越来越强大,可以说改变了人们的生活方式,也改变了世界。有多少人知道这一切只是来自0与1或者更容易理解的,开和关。电磁继电器与神奇的芯片比起来,确实显得灰头土脸,但是却可以用最朴实的方式诠释“电脑”。
2021-05-30 17:06:07 379KB 半加器 全加器 mulitisim仿真
1
Mutisim源文件,包含1、全加器实验 (1)按照组合逻辑电路的一般设计步骤,用与非门、异或门实现一位全加器。 (2)用74×138和四输入的与非门实现的全加器 2、设计一个监测信号灯工作状态的逻辑电路,每一组信号灯由红、黄、绿三盏构成,其正常工作状态如图所示,其余状态为故障状态,故障状态时要发出报警信号。 用74LS151和74LS138组成8通道传输系统(简单电话程控系统)。
2021-05-25 18:54:01 373KB 数电电子电路 Multism 全加器 电话程控
1
综述:使用Verilog编写的由半加器构成的16位全加器。 该16位的全加器采用结构化设计,由4个4位的全加器构成;4位全加器由4个1位的全加器构成;1位全加器由2个半加器和1个与门构成。 上述文件包含所有的源代码。 以上为个人所写,供大家学习参考使用。
2021-05-25 13:53:25 1KB fpga verilog 16位全加器 半加器
1
组合逻辑电路分析,使用基本门电路组成全加器,半加器,Multisim仿真。以及使用逻辑转换器分析电路的最简表达式。
2021-05-23 09:03:23 100KB 数字电子电路 Multisim 全加器 半加器
1
该文档介绍了硬件加法器原理与设计,有半加器,全加器,超前进位加法器,进位旁路加法器,进位选择加法器,Brent-Kung加法器,Kogge-Stone加法器以及Sklansky加法器。
1
数电初学者,有一定的数字逻辑电路知识 教你初等Quartus使用
2021-05-12 21:02:07 2.25MB EDA quartusII13.0 1位全加器
1