使用Verilog编写的由半加器构成的16位全加器

上传者: 31799983 | 上传时间: 2021-05-25 13:53:25 | 文件大小: 1KB | 文件类型: ZIP
综述:使用Verilog编写的由半加器构成的16位全加器。 该16位的全加器采用结构化设计,由4个4位的全加器构成;4位全加器由4个1位的全加器构成;1位全加器由2个半加器和1个与门构成。 上述文件包含所有的源代码。 以上为个人所写,供大家学习参考使用。

文件下载

资源详情

[{"title":"( 5 个子文件 1KB ) 使用Verilog编写的由半加器构成的16位全加器","children":[{"title":"adder1.v <span style='color:#111;'> 471B </span>","children":null,"spread":false},{"title":"adder4.v <span style='color:#111;'> 662B </span>","children":null,"spread":false},{"title":"or_gate.v <span style='color:#111;'> 128B </span>","children":null,"spread":false},{"title":"adder16.v <span style='color:#111;'> 768B </span>","children":null,"spread":false},{"title":"adder_half.v <span style='color:#111;'> 194B </span>","children":null,"spread":false}],"spread":true}]

评论信息

  • Mchihoo :
    很有用,延展性很高,感谢分享
    2021-01-20

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明