EDA实验 作业 课程设计，用原理图输入法设计一位全加器，计数器(74160)和译码器(7448)，顶层用原理图设计，用混合输入及层次化设计，VHDL语言的组合电路设计，0--9可逆计数器输出的是8421BCD码，交通灯，数字钟

[{"title":"（ 962 个子文件 2.44MB ） EDA实验 作业 课程设计，用原理图输入法设计一位全加器，计数器(74160)和译码器(7448)，顶层用原理图设计，用混合输入及层次化设计，VHDL语言的组合电路设计，0--9可逆计数器输出的是8421BCD码，交通灯，数字钟","children":[{"title":"EDA实验+实训题目.txt <span style='color:#111;'> 1.47KB </span>","children":null,"spread":false},{"title":"mux_21模块.txt <span style='color:#111;'> 360B </span>","children":null,"spread":false},{"title":"24模块.txt <span style='color:#111;'> 1.16KB </span>","children":null,"spread":false},{"title":"display模块.txt <span style='color:#111;'> 2.63KB </span>","children":null,"spread":false},{"title":"60模块.txt <span style='color:#111;'> 1.12KB </span>","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"<span style='color:steelblue;'>文件过多，未全部展示</span>","children":null,"spread":false}],"spread":true}]