针对Win8/Win8.1/Win10中，Vivado例化MIG核时报错退出的情况，笔者在此为大家提供一个DDR的模板工程。此工程目标开发板是Nexys4 DDR，并且已经包含相应的DDR2 IP核。各位可以根据实际应用需要更改参数或者例化DDR3、LPDDR2的IP核。

此压缩包内含测试AXI DMA的Vivado工程、XSDK FSBL Project和Application Project（包含测试代码）。

xilinx vivado srio license vivado 2015.4 vivado 2016.4 vivado 2017.4 vivado 2018.2 各版本亲测可用

xilinx官方提供的vivadao约束指导，详细介绍fpga设计中的各种约束问题

新手入门用的，介绍了basys3的各个部分逻辑实现，及其引脚名称，学校做fpga实验时用到的。上面简单演示了vivado如何使用。

自己阅读XILINX　FFT　IP核整理的中文文档 快速傅里叶变换v9.0 IP核指南 ——Vivado设计套件 介绍：Xilinx FFT IP核是一种计算DFT的有效方式。 特点：•前向变换（FFT）和反向变换（IFFT）在复数空间，并且可以在运行的同时进行选择配置 •变换点数范围：N=2^m，m=3~16 •数据精度范围：b_x=8~34 •相位精度范围：b_w=8~34 •算术处理方式：不放缩（全精度）定点 放缩定点 块浮点 •输入数据定点数类型和浮点数类型 •舍入或者截尾 •数据和相位存储:块RAM和分布式RAM •运行时可配置变换点数 •放缩定点时放缩方案在运行时可实时配置 •输出数据顺序：自然顺序和比特或字节反转顺序 •数字通信系统应用中插入CP选项 •四种传输方式：流水线 基四突发型 基二突发型 简化基二突发型 •输入输出都由AXI4-Stream协议控制 •丰富的状态接口（eventsignals） •可选择实时和非实时模式 •优化选项：复数乘法器模式 蝶形运算结构 •多通道同时进行变换运算：通道数范围1~12

适用于2037年前任何Vivado版本，源于eetop，亲测可用2016.2 win7 x64。

54条可能不是全能用，但下板实现音乐的播放是可以的。

vivado jesd204的license，vivado 2017.1及2017.3.1版本亲测可用

特点: 基于Basys3的实验教程, 共20个实验, 给出详细的实验步骤与源码.