甘地大学电子专业Ray Ranjan Varghese设计的FPGA实现FFT,采用的是单精度的浮点,采用IEEE745格式的浮点+ROM RAM的方式成功实现FFT,含有设计报告和设计源代码,并有测试文件,真的很不错。
2023-03-23 16:43:48 382KB FPGA VHDL FFT
1
本文设计的FFT处理器,基于FPGA技术,由于采用移位寄存器流水线结构,实现了两路数据的同时输入,相比传统的级联结构,提高了蝶形运算单元的运算效率,减小了输出延时,降低了芯片资源的使用。
1
采用STM32F103C8T6单片机,KeilMDK5.32版本 使用LSI作为时钟源 采用time.h库函数,可通过串口助手上位机修改RTC当前计数值 串口与上位机进行通信,串口发送设置为DMA单次模式发送(仿printf) 串口接收设置为DMA循环串口空闲接收,接收到用户数据并修改RTC CNT寄存器后进入待机模式 通过PA0来唤醒单片机 PC13控制LED灯,LED亮灭指示程序正在运行
2023-03-23 16:38:45 16.56MB stm32 c语言 文档资料 arm
1
软件实现了在4.3寸LCD左上角显示一个数字时钟,针对VGA/LCD控制时许有一定基础的人群。开发环境为Quartus13.1,使用4.3寸LCD(RGB565接口)。整个软件主要由timer产生小时、分钟数值,经过BCD转换后输入到pic_char模块,然后将rgb输出到tft_ctl模块。
2023-03-23 14:08:53 12.95MB FPGA VGA/LCD 数字时钟 verilog
1
stm32f0系列单片机固件库,这是最新的1.6版本!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!
2023-03-23 14:08:36 36.27MB 单片机 stm32 嵌入式硬件 arm
1
sdram model plus,SDRAM仿真模型,可用于SDRAM仿真实现。 parameter tAC = 6.5; //test 6.5 parameter tHZ = 5.5; parameter tOH = 2; parameter tMRD = 2.0; // 2 Clk Cycles parameter tRAS = 48.0; parameter tRC = 70.0; parameter tRCD = 20.0; parameter tRP = 20.0; parameter tRRD = 14.0; parameter tWRa = 7.5; // A2 Version - Auto precharge mode only (1 Clk + 7.5 ns) parameter tWRp = 0.0; // A2 Version - Precharge mode only (15 ns) // T
2023-03-23 14:03:47 52KB SDRAM 仿真模型 FPGA 读写测试
1
本文档主要讲解实现一个1024点的16位正弦波数据的生成,并将该数据制作成quartus II使用的mif文件。
2023-03-23 10:56:23 60KB FPGA mif文件 单片机 文章
1
fpga sha3算法
2023-03-22 22:50:22 417KB fpga sha3
1
超越极限:仅49片SHA-3 针对FPGA特定SHA-3实现的VHDL代码发布于: 维克托·阿里巴斯(Victor Arribas),“超越极限:仅49片SHA-3”。 FPL 2019:239-245 如果您在工作中使用这些实现,请将本文引用为: @inproceedings{DBLP:conf/fpl/Arribas19, author = {Victor Arribas}, title = {Beyond the Limits: {SHA-3} in Just 49 Slices}, booktitle = {{FPL}}, pages = {239--245}, publisher = {{IEEE}}, year = {2019} } 谢谢!
2023-03-22 22:40:31 320KB VHDL
1
使用FPGA实现GMSK调制解调代码
2023-03-22 19:24:52 404KB GMSK FPGA Verilog 调制解调
1