用JK触发器设计一个3位循环码计数器.已经对电路图进行仿真，压缩为文件里包括仿真波形图

用74LS90实现十进制计数器的设计与显示 数电课设做的

微机原理与接口技术实验报告，可编程定时器／计数器（8253）

这是基于8086CPU最小系统的Proteus仿真实验，实验内容是8253可编程定时/计数器实验。

Verilog实现可逆计数器，可根据需要调节周期，且该程序已在Basys2开发板上验证成功。

使用Verilog自顶向下设计24进制计数器（例子为1Hz，可修改频率），并用数码管动态显示，已在Basys2开发板验证通过。

基于basys2的12进制计数器，已运行通过，用vhdl语言编写，开发软件为ISE

数字电子技术课程设计。本课程设计是脉冲数字电路的简单应用，设计了篮球竞赛30秒计时器。此计时器功能齐全，可以直接清零、启动、暂停和连续以及具有光电报警功能，同时应用了七段数码管来显示时间。此计时器有了启动、暂停和连续功能，可以方便地实现断点计时功能，当计时器递减到零时，会发出光电报警信号。本设计完成的中途计时功能，实现了在许多的特定场合进行时间追踪的功能，在社会生活中也具有广泛的应用价值。

网上的关于51计数器的程序很乱，大多数和其他的LCD什么的混在一起，而我的是最简单的，最直接的，而且注释很全，希望大家能够快速入门。

eda简单的设计，本实例是一个16进制的计数器，适合入门者阅读！