本资料归于网络整理,仅供参考学习用。如有侵权,请联系删除!! qq:1391074994 1. 资料都是有论文和程序的,程序大部分是quartus的工程,有几个是ise或者vivado的工程,代码文件就是里面的V文件。 2. 我收集的每个小项目都会开源出来,欢迎关注我的博客并下载学习。 3. 每个项目的实际的项目要求和实现的现象我就不挨个去描述了,太多了!!40多个小项目。(一个包里面只有一个小项目哈) 4. 有的项目可能会有多个程序,因为用的代码有点差异,比如密码锁,就会分显示的数码管的显示个数的不同以及用的是verilog个vhdl 的差别: 5. 报告的话博客专栏里面只是展示了一小部分。链接:https://blog.csdn.net/weixin_44830487/category_10987396.html?spm=1001.2014.3001.5482
2021-06-26 09:02:29 4.8MB fpga
1
这是一个用VHDL实现的四层电梯程序,已经运行只正确,波形图需要自己重新画就可以了
2021-06-23 19:06:39 668KB VHDL 电梯 四层
1
FPGA的VHDL实现 利用d 触发器和反相器时钟频率分频器,并用Modelsim仿真
2021-06-23 09:04:17 101KB FPGA VHDL D触发器 分频器
FPGA的VHDL实现 利用d 触发器和计数器的时钟频率分频器,并用Modelsim仿真
2021-06-23 09:04:17 158KB FPGA VHDL D触发器 分频器
VHDL实现DDS的数字移相信号发生器的设计代码完整代码
2021-06-22 18:12:46 118KB DDS
1
用FPGA的VHDL实现4位向量输入,4位输出的多路复用器
2021-06-21 21:03:57 24KB FPGA VHDL 复用器 数字电路
用FPGA的VHDL实现4输入,1输出的多路复用器
2021-06-21 21:02:45 20KB FPGA VHDL 数字电路 逻辑电路
该文件是完整工程的代码,请用Quartus打开,还有该代码的数电EDA实验报告请看我上传的文件
2021-06-14 15:05:58 4.75MB VHDL 任意进制 计数器 Quartus
1
该文档为打报告形式,用VHDL语言在Quartus13.1坏境下运行,可实现0~999任意进制计数器的实现以及数码管显示.完整代码请看我上传的文件
2021-06-14 14:48:44 593KB VHDL 计数器 任意进制 Quartus
1
Cordic算法的VHDL实现 Cordic算法的VHDL实现 Cordic算法的VHDL实现 Cordic算法的VHDL实现 Cordic算法的VHDL实现
2021-06-13 10:46:44 212KB Cordic 算法 VHDL
1