这是我写的 DDR_IP的testbench.还是可以使用，具体看的那篇博客

https://blog.csdn.net/weixin_42157664/article/details/118027092?spm=1001.2014.3001.5501该博文对应的Nano Viewer diamond工程文件，通过更改ROM和VROM 的IP初始化文件（在games文件夹中）可实现更换游戏

matlab实现lattice结构。实现全零点的FIR滤波器。

Lattice FPGA LFE3-35EA+SRAM VGA视频评估板ALTIUM设计硬件原理图+PCB文件，硬件采用2层板设计，大小为90*43mm，包括完整无误的原理图和PCB工程文件，主要器件如下： Library Component Count : 22 Name Description ---------------------------------------------------------------------------------------------------- AMS1117 三端稳压芯片 CAP 无极性电容 DHT11 数字温湿度传感器 Female HDR2X6 INDUCTOR INDUCTOR IP5306 IS62WV51216 JDY-19 KEY LED LFE3-35EA-8FTN256C ECP3 1.2V FPGA, 133 I/Os, 33K LUTs, 256-Pin BGA, Speed Grade 8, Commercial Grade, Pb-Free NPN NPN三极管 Pin HDR1X3 Pin HDR1X6 RES SMT_RES_PACK8 TCAP 钽电容 USB-C-6PIN VGA W25Q128 XH2 XTAL-ACT-4P 4脚有源晶振 器件封装有： Component Count : 24 Component Name ----------------------------------------------- 2X6P RIGHT 0603C 0603L 0603R 0630L DHT11 ftBGA256_2 JDY-19 LED-0603B LED-0603G OSC 3225-4P Pin HDR1X3/2.54mm-S Pin HDR1X6/2.54mm-S SMD-3X6X4.3 SOIC8 SOP8-PAD SOT-23 SOT223 TAJ-B/3528 TSOP44 USB-C-6PIN VGA15/F/90 XH2/2.54mm/90 贴片排阻

用窗函数法和切比雪夫逼近法设计一个低通滤波器，滤波器的参数可由自己设定，根据需要选用矩形窗、汉明窗、布拉克曼窗、凯泽窗，对比两种方法的结果。并把结果用lattice结构实现

《LATTICE FPGA_CPLD设计 基础篇》_12736553 《LATTICE FPGA_CPLD设计 基础篇》_12736553

Nano Viewer硬件电路的Altium工程，包含原理图，PCB还有gerber文件。

lattice diamond fpga开发平台的万能钥匙，加载进license文件夹即可进入lattice的世界

用VHDL编写的，通过IIC扩展GPIO口，用lattice的FPGA作为从机。压缩包里面也有IIC协议文档。

Lattice isplever 的license，可用于7.2以下版本，不需要修改文件中的MAC地址，，