基于FPGA的DDS信号源的设计论文基于FPGA的DDS信号源的设计论文基于FPGA的DDS信号源的设计论文基于FPGA的DDS信号源的设计论文基于FPGA的DDS信号源的设计论文基于FPGA的DDS信号源的设计论文
2022-12-02 14:24:43 3.75MB 基于FPGA的DDS信号源的设计论文
1
DDS数字移相信号发生器的原理及FPGA实现
2022-11-29 21:32:48 1.49MB DDS 数字 移相 信号发生器
1
查看缩略图 直接看小图
2022-11-25 16:12:14 1.82MB DDS 查看缩略图
1
1 引言   一般的雷达信号源实现主要有三种方式:第一种方式是采用DDS和MCU控制器件结合的方式;第二种是DDS、MCU控制器件和FPGA等可编程器件结合的方式:第三种是由FPGA等可编程器件实现DDS的方式。第一种方式利用专用DDS器件可以产生具有较好的杂散抑制和谐波抑制性能的雷达波形。控制简单。但不易于实现复杂波形的控制时序,灵活性差:第二种方式不仅可以产生有较好杂散抑制性能的雷达波形。还易于产生各种复杂的雷达信号,但附加了控制器和时序生成器,增大了电路的复杂性:第三种方式适用于产生特定要求的信号,但开发周期长,杂散抑制和谐波抑制指标难以达到专用DDS的水平。   随着FPGA工艺的
1
包含全部vivado工程文件和verilog代码 1.逻辑使用200MHz时钟做参考,做一个DDS数字频率合成器产生1MHz、10MHz和50MHz的正弦波,然后相加得到一个三音正弦波形。\\ 2.然后用MATLAB设计一个带通FIR滤波器,16bit量化,导出抽头文件,在FPGA上实现,对前面的三音信号进行带通滤波,滤掉1MHz和50MHz频率,得到一个10MHz的正弦波。\\ 3.编写TestBench对工程进行仿真,并在米联客7035开发板上综合运行,使用内置逻辑分析仪观察信号波形。
2022-11-20 18:19:24 154.76MB fpga vivado dds fir
1
DDS显示缩略图
2022-11-16 18:45:37 1.43MB DDS
1
轻巧好用!可用于Win 7 ,XP,Vista
2022-11-16 18:45:35 1.73MB dds
1
设计了基于直接数字频率合成(DDS)的频谱分析仪。它依据外差原理,实现频率范围为1~30 MHz的信号频谱分析。通过采用DDS专用器件AD9851产生稳定的扫频信号。被测信号是经AD835与本振信号混频,再放大、滤波、检波的信号。将被测信号与扫频信号分别输入示波器的X,Y端,即可获得频谱图。此外,该仪器还具有识别调幅、调频和等幅波信号及测定其中心频率的功能。
1
Fast RTPS - User Manual
2022-11-11 21:30:22 776KB DDS
1
为了提高数字调制信号发生器的频率准确度和稳定度,并使其相关技术参数灵活可调,提出了基于FPGA和DDS技术的数字调制信号发生器设计方法。利用Matlab/Simulink、DSP Builder、QuartusⅡ 3个工具软件,进行基本DDS建模,然后在DDS模块的基础上,通过单片机等电路组成的控制单元的逻辑控制作用,根据通信系统中数字调制方式的基本原理,设计并实现了数字调制信号发生器,从而实现二进制频移键控(2FSK)、二进制相移键控(2PSK)和二进制幅移键控(2ASK)3种基本的二进制数字调制。所得仿真结果表明设计方法的正确性和实用性。
1