搜索【CPU设计】的结果

头歌单总线CPU设计(变长指令周期3级时序)(HUST).zip

只要复制代码，放进头歌里，满分过！

2022-01-08 17:03:57 217KB 计算机组成原理 头歌实践教学平台 单总线CPU设计(变长指令周期3

MIPS CPU设计(HUST).zip

全部关卡，复制txt，满分过，方便快捷

2022-01-08 13:03:03 137KB MIPSCPU设计(HUST) 计算机组成原理 头歌实践教学平台

基于mips32的流水线CPU设计

基于mips32的流水线CPU设计，为计算机组成原理课程实验之一；通过学习源码能更好的对CPU架构及其具体实现有更深的了解，有助于课程学习。

2022-01-06 21:15:18 18KB 嵌入式

1

基于MIPS指令集的32位CPU设计与VHDL实现

有限指令集cpu的设计，包括单周期，多周期，流水线的设计详细流程。

2022-01-06 09:48:53 10.55MB VHDL cpu设计 Mips

1

8指令单周期MIPS CPU设计

8指令单周期MIPS CPU设计 1、单周期硬布线控制器 2、单周期 MIPS（硬布线）

2022-01-05 16:29:32 15KB logisim circ

1

单总线CPU设计(现代时序)(HUST).zip

要复制代码，放进头歌里，满分过！

2022-01-05 11:02:57 39KB 计算机组成原理 单总线CPU设计(现代时序)(H

CPU设计（QuartusⅡ）

简单的CPU设计，采用QuartusⅡ软件实现。压缩包中有每个元件的设计，也有最终的CPU（压缩包中名为middle）

2021-12-30 13:44:48 1.7MB CPU，指令集， cpu设计quart cpu设计 quar

1

多周期CPU设计

一个用verilog语言写的多周期CPU程序。在xilinx10.1版本下开发的。课程实验所用。

2021-12-29 14:25:06 2.71MB 多周期CPU

1

HNU_CPU:湖南大学数字电路与逻辑设计大实验CPU设计-源码

HNU_CPU 湖南大学数字电路与逻辑设计大实验CPU设计（满分代码） CPU_all文件夹中的工程文件为总的CPU的工程文件。其他文件夹中为各模块的工程文件。此CPU包含IN、OUT指令。

2021-12-28 17:12:17 5.45MB HTML

1

基于MIPS多周期CPU设计报告，含代码与vivado仿真截图

基于MIPS多周期CPU设计 /报告/代码/vivado仿真截图

2021-12-17 18:25:34 7.37MB MIPS 多周期 CPU 仿真

1