人工智人-家居设计-基于VHDL的CPLD应用技术研究及其在智能交通子系统中的应用.pdf
2022-07-14 16:03:52
2.39MB
本位同步时钟提取方案已在CPLD器件上进行了仿真实现，通过以上的分析可知，本位同步时钟的提取方案具有结构简单、节省硬件资源、同步建立时间短等优点，在输入信号有一次跳变后，系统出现连“1”连“0”，或信号中断时，此系统仍然能够输出位同步时钟脉冲，此后，只要输入信号恢复并产生新的跳变沿，系统仍可以调整此位同步时钟脉冲输出而重新同步，此系统中输入的时钟信号频率相对码元速率越高，同步时钟的位置就越精确，而当输入码元速率改变时，只要改变本系统中的N值系统就可重新正常工作。
2022-07-13 13:07:41
118KB
1
Windows10下的CP210X驱动器，用于zed Board开发板开发所必须的驱动器！
2022-07-01 15:10:19
859KB
1
本系统以AD7892SQ和CPLD(复杂可编程逻辑器件)为核心设计了一个多路信号采集电路，包括模拟多路复用、集成放大、A/D转换，CPLD控制等。采用硬件描述语言Verilog HDL编程，通过采用CPLD使数据采集的实时性得到提高。
2022-06-30 13:46:02
228KB
1
CPLD按英语说是复杂可编程逻辑器件，对于一个硬件工程师来说，能应用cpld技术是一个十分强大的能力。下面就来学习一下
2022-06-23 14:18:00
100KB
1
内容包含PCB工程项目和EEPROM固件。烧写固件前需安装VS，FT232驱动。连接好硬件运行程序即可成功。
2022-06-20 16:23:03
149.95MB
1