基于CPLD的位同步时钟提取电路设计
本位同步时钟提取方案已在CPLD器件上进行了仿真实现，通过以上的分析可知，本位同步时钟的提取方案具有结构简单、节省硬件资源、同步建立时间短等优点，在输入信号有一次跳变后，系统出现连“1”连“0”，或信号中断时，此系统仍然能够输出位同步时钟脉冲，此后，只要输入信号恢复并产生新的跳变沿，系统仍可以调整此位同步时钟脉冲输出而重新同步，此系统中输入的时钟信号频率相对码元速率越高，同步时钟的位置就越精确，而当输入码元速率改变时，只要改变本系统中的N值系统就可重新正常工作。
文件下载
评论信息
其他资源
- GeoStudio2012_入门教程
- labelme标注数据集到COCO格式数据集转化，用于官方版Mask-Rcnn训练
- db2jcc4-4.23.42.jar
- 扬州大学于海东微机原理课件及复习资料
- 数值分析实验报告-数值分析实验报告.rar
- 图书馆管理系统java源代码
- 51单片机舵机角度控制
- 一个用WPF编写的串口助手
- 通过网页服务器监控设备状态
- 在线电子杂志浏览系统
- xp系统自带黑体
- SPFD5408A PVI 2.6 inch Application Note_20070706.pdf
- 打印出心形(代码很简单)
- 汽车电器5-7章.pptx
- 基于sparant6系列FPGA的LCD1602控制设计
- jinformix数据库驱动 ifxjdbc3.10
- 能量计算的simulink模型
- 数据结构与算法 陈卫卫 全套PPT
- TSvnPwd SVN本地密码查看器 WIN10 64 位可用版
- C#的DNS协议完整实现代码【有默认DNS服务器实现哦~】
- 响应式网页编写经典入门教程（老外写的）.zip
- AutoCAD绘图交换文件DXF实体对象说明
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明