提出了一种正交解码/ 计数器的电路设计 ,用 Altera FLEX10KA FPGA 实现 。电路由数字
滤波器 、正交解码器和加/ 减计数器组成 。数字滤波器的设计基于数据通道有限状态机
模型 。电路仿真和实验测试的结果验证了电路功能 。
2019-12-21 20:07:24
269KB
1
数据采集控制系统的设计与分析
设计要求用一片CPLD/FPGA、模数转换器ADC和数模转换器DAC构成一个数据采集系统，并用CPLD/FPGA实现数据采集中对A/D转换、数据运算、D/A转换以及有关数据显示的控制。数据采集和控制系统是对生产过程或科学实验中各种物理量进行实时采集、测试和反馈控制的闭环系统。它在工业控制、军事电子设备、医学监护等许多领域发挥着重要作用。
附加程序代码
2019-12-21 20:05:32
2.12MB
1
介绍了用FPGA快速产生高斯白噪声序列的方法、原理和实现步骤。根据均匀分布和高斯分布之间的映射关系，提出了适合在FPGA中实现的折线逼近方法 (以折线逼近映射关系曲线)， 从而实现了高斯白噪声序列的快速实时生成。
2019-12-21 20:02:44
324KB
1