用Verilog实现的SVPWM算法！！

Verilog的任务及函数 结构化设计是将任务分解为较小的，更易管理的单元，并将可重用代码进行封装。这通过将设计分成模块，或任务和函数实现。 任务（task) 通常用于调试，或对硬件进行行为描述 可以包含时序控制（#延迟，@, wait） 可以有 input，output，和inout参数 可以调用其他任务或函数 函数(function) 通常用于计算，或描述组合逻辑 不能包含任何延迟；函数仿真时间为0 只含有input参数并由函数名返回一个结果 可以调用其他函数，但不能调用任务

三相电压逆变器控制算法的硬件实现,使用 Verilog 实现,使用已实施的电源电路进行测试_代码_下载

一款电子表芯片，能够能够显示年月日，星期，并且实现闰年的自动调整

FFT Vivado IP核实现

介绍了一种以FPGA为核心控制部件、运用超声波测距技术在空间中形成虚拟琴键，使用分频方式实现7个音阶的虚拟电子琴。经过ModelSim仿真测试与实物调试，该电子琴能较好地实现音乐弹奏功能，结构简单，娱乐性强，具有一定的市场推广价值。

eda技术verilog ： 主要讲解verilog vhdl 语言的语法，的结构。可以用于开发相应的硬件结构，这是课间件。

find的例子 * Part IIverilog文件的读写 matlab和verilog文件的读写 Part Imatlab文件的读写 matlab读写文件的过程 * matlab 文件的打开和关闭 二进制文件.bin的读写 文本文件.txt的读写 读写的定位 *MAT文件的读写 几个有用的函数 * 文件的打开 fopen函数 调用格式 fid=fopen(文件名打开方式) fid存储文件句柄值>

参照网络上“特权同学 Verilog边码边学 129 自动售贩机状态机设计”，进行了修改完善，增加找零的操作过程，优化状态算法过程，并进行仿真验证了改善后的设计结果。通过此项目可以更进一步了解verilog状态机的设计方法、verilog语言中阻塞赋值(=)与非阻塞赋值(<=)以及测试代码中task的使用等相关知识的实际应用。

1.领域：FPGA，CNN卷积神经网络 2.内容：题目，vivado2019.2平台中通过verilog实现CNN卷积神经网络包括卷积层,最大化池化层以及ReLU激活层+操作视频 3.用处：用于CNN卷积神经网络算法编程学习 4.指向人群：本科，硕士，博士等教研使用 5.运行注意事项： 使用vivado2019.2或者更高版本测试，用软件打开FPGA工程，然后参考提供的操作录像视频跟着操作。 工程路径必须是英文，不能中文。