12均匀分布随机数的Verilog HDL语言程序设计
2022-06-13 18:05:30 15KB 文档资料
Verilog HDL模型的不同抽象级别.ppt
2022-06-13 09:05:09 3.57MB Verilog
Verilog数字设计基础.ppt
2022-06-13 09:05:08 3.66MB Verilog
SPI的verilog实现 有详细的注释 全面且容易理解 好东西 分享一下
2022-06-13 01:48:27 8KB SPI verilog
1
spi 控制器与 modelsim仿真文件、波形
2022-06-13 01:33:06 42KB 已经验证
1
通过FPGA现场可编程逻辑器件,速度快,处理能力好,编写了RS编码器,带八个校验位,可以有效地进行纠错。
2022-06-12 22:23:09 4KB RS编码 Verilog FPGA
1
西工大Verilog数字系统设计实验程序:VGA显示图片、串口通信、秒表,内附报告(Word版,可编辑)
2022-06-12 21:54:40 2.87MB npu
1
积分最低,BT 656 Encoder 编码器模块(verilog),已经在modelsim仿真和DE2平台测试过。
2022-06-12 20:08:01 1KB BT656 Encoder 编码器 verilog
1
文档讲述了TDC的设计原理及FPGA实现方法,个人主页有相关资料
本报告详细的说明了课程设计的过程,开发过程使用飓风3,芯片,DE0开发板,使用VeriLog编程语言实现对交通信号灯的控制。
2022-06-12 15:15:36 87KB Verilog FPGA 数电课程设计
1