搜索【Verilog 】的结果

DAC8811 Verilog驱动（Basys3成功验证）

DAC8811Verilog驱动，用两路DAC8811产生两路正弦波，通过按键可以调节频率为1kHz、10kHz、100kHz（运放opa2340波形完美）

2022-06-16 10:59:32 574KB Verilog 驱动 FPGA DAC8811

1

vscode的Verilog插件.zip

2022-06-16 09:00:15 3.6MB 编程语言 软件/插件 verilog

1

驱动蜂鸣器演奏歌曲

FPGA开发板蜂鸣器 verilog语言代码

2022-06-15 16:11:21 3.73MB 蜂鸣器 FPGA verilog语言

1

verilog eda 秒表

verilog eda 秒表1）熟悉EDA环境下的复杂逻辑模块的设计方法、设计过程及其注意事项； 2）学习EDA软件Quartus-II的使用； 3）学习硬件描述语言VHDL/Verilog HDL并进行编程； 4）学习秒表功能设计和LCD显示的基本原理、控制流程

2022-06-15 14:31:54 26KB 秒表

1

uart_tx_byte.zip

传统的串口通信协议只能一个字节一个字节的发送，当遇到需要同时发送多个字节数据时，就不行了，但是这个项目可以根据自己的需要通过串口发送多个字节数据，而不是只能发送一个字节

2022-06-15 09:43:28 153KB verilog uart 多字节

1

Verilog程序设计交通灯控制.doc

Verilog程序设计交通灯控制

2022-06-14 19:07:04 28KB 文档资料

2022-06-14 18:56:39 6KB verilog 交通信号灯

1

基于verilog的单周期cou设计

本项目主要利用Verilog语言设计一一个基于MIPS架构的CPU。分别设计指令存储器、寄存器堆、ALU、取指令部件、数据存储器、立即数处理单元、主单元控制器、ALU控制单元。内含仿真，可直接仿真验证。

2022-06-14 11:10:25 3.73MB FPG CP

1

同步fifo.zip

FIFO的Verilog源代码，可以任意调整深度的，不错，已经验证过异步fifo下次发源代码

2022-06-14 00:07:21 2KB FIFO Verilog 源代码 调整深度

1

串并转换Verilog HDL

串并转换Verilog HDL FPGA，为了你能认真读代码，测试程序请自己编写，改代码经过调试正确

2022-06-13 20:50:12 2KB 串并转换Verilog HDL FPGA

1