(Kluwer) Writing Testbenches--Functional Verification of HDL Models.pdf 怎样用VHDL写testbench,经典教程,很难找的超清晰版!
2019-12-21 19:49:54 5.69MB Writing Testbenches VHDL 教程
1
verilog hdl 设计寄存器堆,采用译码器、寄存器、数据选择等组合电路
2019-12-21 19:49:26 2KB verilog hdl 寄存器堆 组合电路
1
UART Verilog HDL代码,经过RTL仿真和FPGA验证。 波特率支持9600~921600等8种,并支持灵活可配。
2019-12-21 19:48:30 12KB 00001
1
本书为Verilog HDL高级数字设计(第2版),可供广大FPGA软件工程师开发参考
2019-12-21 19:47:46 82.52MB Verilog
1
好书,不多说
2019-12-21 19:45:43 2.96MB Verilog HDL入门 夏宇闻
1
Verilog HDL高级数字设计(第二版)习题答案
2019-12-21 19:43:41 1.36MB Verilog
1
基于Verilog+HDL的通信系统设计@,需要的下载,有参考价值
2019-12-21 19:43:26 19.26MB verilog
1
从零开始学cpld和verilog+hdl编程技术,入门的可以下载
2019-12-21 19:43:26 35.87MB verilog
1
Verilog HDL入门 (美)巴斯克 著,夏宇闻,甘伟 译
2019-12-21 19:43:13 4.62MB Verilog HDL fpga
1
[免费免费]Verilog代码占空比测量,实时读取数据,实时变化
2019-12-21 19:41:04 946B Verilog计算占空比
1