只为小站
首页
域名查询
文件下载
登录
首页
开发技术
硬件开发
UART Verilog (串口通信Verilog HDL代码)
UART Verilog (串口通信Verilog HDL代码)
上传者:
greenshi_forever
|
上传时间: 2019-12-21 19:48:30
|
文件大小: 12KB
|
文件类型: txt
00001
UART Verilog HDL代码,经过RTL仿真和FPGA验证。 波特率支持9600~921600等8种,并支持灵活可配。
文件下载
立即下载
评论信息
halftop :
用完回来补评论
2018-09-16
其他资源
Qt实现的Windows远程控制软件(服务器端+客户端)
A*寻路算法实现MATLAB代码
MAXIM DL 5 KEYGEN
JAVA与ANYLOGIC的关联用法
echarts广东省中山市地图json数据
试生产期间安全管理规定.pdf
WST 500.1-2016电子病历共享文档规范第1部分:病历概要.pdf.rar
Solid Edge 培训资料 01697-处理指板.pdf
pip20.3.3.zip
深入浅出python
Android下实现的J2ME API类库[完全支持MIDP2.0]
2018 CISSP 考前冲刺全真模拟题卷(6月新增习题)
中央空调设备系统类网站织梦模板(带手机端)
SLEP(Sparse Learning with Efficient Projections) 系数学习 maltab工具箱
IT项目风险管理理论与方法研究_方德英
Microsoft.VC90.CRT
基于中值滤波和小波变换的图像去噪研究
入门级C#酒店管理系统源代码
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
Actionscript
C
C#
C++
Delphi
Java
Javascript
Perl
PHP
Python
VB
Web开发
硬件开发
其它
热门下载
opcua服务器模拟器+opcua客户端工具.rar
PowerBI视觉对象共计271组,更新日期2021.01.20日.zip
android开发期末大作业.zip
2022学术英语写作(东南大学) 章节测试+期末test答案
基于yolov4-keras的抽烟检测(源码+数据集)
上帝之眼和拾荒者.rar
适用于eNSP 1.3.00 可加载的USG6000V防火墙设备包
Python+OpenCV实现行人检测(含配置说明)
MATLAB之LSTM预测
IEEE33节点配电网Simulink模型.rar
Steam离线安装版
transformer_pytorch_inCV.rar
ios无人直播 虚拟视频实用版 可以导入视频
基于蒙特卡洛生成电动汽车充电负荷曲线程序
BP神经网络+PID控制simulink仿真
最新下载
基于winpcap协议分析器程序源代码vc++
TouchFree_1.0.0_Windows(用手势代替鼠标点击)
SignApk签名工具
CANopen301_302_401_402全套协议
微信小程序开发的预约小程序项目源码.zip
知识工程(吉林大学考博专业课) 复习资料
GAMIT10.6(下)
stmMqtt_v0.zip
计算机基础知识:原码反码补码练习(含答案)
人体心电心音信号同步检测系统设计