只为小站
首页
域名查询
文件下载
登录
首页
开发技术
硬件开发
UART Verilog (串口通信Verilog HDL代码)
UART Verilog (串口通信Verilog HDL代码)
上传者:
greenshi_forever
|
上传时间: 2019-12-21 19:48:30
|
文件大小: 12KB
|
文件类型: txt
00001
UART Verilog HDL代码,经过RTL仿真和FPGA验证。 波特率支持9600~921600等8种,并支持灵活可配。
文件下载
立即下载
评论信息
halftop :
用完回来补评论
2018-09-16
其他资源
adams 中钢丝绳建模宏命令程序
基于stm32f103的VL53L0X红外测距
多目标优化ZDT1到ZDT4系列的全部真实帕累托解_MATLAB
思科20套CCIERSLab实验版本PDF版(拓扑_需求_解法_配置).rar
信号的抽取与插值.pdf
大数据实验报告02.docx
网上书店UML类图建模
数字温度计设计(内含原理图、源代码、实物照片)
java 万年历
2200张车辆图片库用于OpenCV正样本训练
Keras 中文文档 PDF
Arduino时钟1602屏幕
小说阅读类微信小程序
高效Nystrom解决方案,用于通过薄导电结构进行电磁散射
通用Linux版本MySql8.X绿化安装包
扬州大学《线性代数》考试样卷.pdf
A Broad Learning Approach for Context-Aware Mobile Application Recommendation
曼格短视频1.2.3版本
信息管理导论.PPT
Bootstrap 4 Site Blueprints(2nd) azw3
OpenCollada_3dsMax插件(解压密码www.csdn.net)
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
Actionscript
C
C#
C++
Delphi
Java
Javascript
Perl
PHP
Python
VB
Web开发
硬件开发
其它
热门下载
锁相环simulink建模仿真.rar
大学生网页设计大作业-5个网页设计制作作品自己任选
Keil5安装包
基于yolov4-keras的抽烟检测(源码+数据集)
ChinaMeteorologicalDataHandler.R
基于hadoop商品推荐系统课程设计
风电场风速及功率数据.zip
校园网规划与设计(报告和pkt文件)
数字图像处理[冈萨雷斯]
长江流域shp.zip
工程伦理_李正风,丛杭青,王前_北京:清华大学出版社 , 2016.08_P329.pdf
非线性本构关系在ABAQUS中的实现.pdf
SSM外文文献和翻译(毕设论文精品).doc
中国地面气候资料日值数据集(V3.0)2014-2019.zip
voc车辆检测数据集(已处理好,可直接训练)
最新下载
【Unity源码】CCG Kit v2.5.0 最新版
HiTool-BVT-5.0.52.zip
华为海思芯片烧写工具HiTool-STB-5.0.45.zip版本
HASP(sentinelRuntime831-win11-加密狗驱动)-win11可用版本-v8.31
Office word for Mac 仿宋_GB2312字体包
C#使用 MQTTnet 快速实现 MQTT 通信,搭建的server和client例程Demo
基于8086的电子琴proteus仿真(有代码)
Win10离线安装.net framework 3.5工具,用于没有网卡或不能上网的电脑
Playmaker 1.9.4 f2
工程优化方法(西电版)