只为小站
首页
域名查询
登录
首页
开发技术
硬件开发
UART Verilog (串口通信Verilog HDL代码)
UART Verilog (串口通信Verilog HDL代码)
上传者:
greenshi_forever
|
上传时间: 2019-12-21 19:48:30
|
文件大小: 12KB
|
文件类型: txt
00001
UART Verilog HDL代码,经过RTL仿真和FPGA验证。 波特率支持9600~921600等8种,并支持灵活可配。
文件下载
立即下载
评论信息
halftop :
用完回来补评论
2018-09-16
其他资源
IEC61850 SCL文件Schema校验
变电站指针式仪表数据集
2020PMP项目管理模板+CMM3标准管理模板(全套157个文档).zip
直驱永磁同步风机最大风能追踪
ISO 11898-2中文
JAVA魔塔源代码,适合java入门
水晶报表CrystalDecisions(10.2.3600.0)安装包
神经网络 倒立摆控制
动态系统辨识 导论与应用 第二部分
基于VSC++与QT门禁系统.zip
C#图书管理系统(含数据库、文档)
双闭环PID+鸟群算法
西工大网络与分布式实验二
mkyaffs2image-128M
UsbEAm-Hosts-Editor-v3.50_解压密码dogfight360.zip
NGAGE游戏[破解程序(N系列)
MyPlayGif.rar
ArduinoTrace::notebook:一个简单的跟踪库,用于调试Arduino程序-源码
OpenGL绘制一个多边形 添加颜色
b样条曲线、曲面绘制软件
ReimageRepair
PLSQL Developer9 中文绿色版
ssh请假流管理系统
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
Actionscript
C
C#
C++
Delphi
Java
Javascript
Perl
PHP
Python
VB
Web开发
硬件开发
其它
热门下载
Matpower中文使用手册(原名《MATPOWER手册(中文版)》).rar
科研伦理与学术规范 期末考试2 (40题).pdf
凯斯西储大学(CWRU)轴承数据集(含数据包+整理Python程序+使用说明)
mingw-w64-install.exe
PLECS中文手册.pdf
拾荒者扫描器.zip
(推荐)小爱触屏音箱LX04_2.34.5-官改-(开发版)SP5
matlab时频分析工具箱+安装方法+函数说明+最新版tftb.
基于MQ2烟雾传感器的STM32F103程序
matpower5.0b1.zip
知网情感词典(HOWNET)
通过svm cnn knn对高光谱数据集PaviaU进行分类(matlab)
JPEG的Matlab实现
【SystemVerilog】路科验证V2学习笔记(全600页).pdf
画程(版本6.0.0.127)setup个人版
最新下载
JDBD连接hive驱动jar包
爱普生R330清零刷成A50变成Artisan50型号恢复还原+清零软件
ANO_Tech匿名四轴上位机_V2.6
GPU Pro 7 pdf 电子书
Avatar Maker Pro(通过人脸图片生成3D头像)
使用kettle实现多表数据全量抽取.rar
idea插件mybatis log plugin
行人、岗位员工玩手机数据集
guava 18.0(guava-18.0.jar和guava-18.0-sources.jar)
网易云音乐一键签到、打卡听歌300首源码