介绍了SFP光收发模块的“Package
Dimensions”, “Cage and Electrical Connector System”, “Host Board Layout”, “Electrical
Interfaces”, and “Front Panel Bezel Requirements"等标准。
2021-08-11 10:20:58
925KB
1
摘 要：随着Internet迅速发展，电子邮件已经成为信息交换的主要载体，电子邮件成为目前互联网上流行，方便快捷的通讯工具，随着网络发展普及，电子邮件的应用更加广泛。
本文基于ASP技术完成一款简单方便，适合大众用户的电子邮件系统，该电子邮件系统的主要功能模块包括登陆模块，发送模块和管理邮件模块等。
本文首先概括性的介绍电子邮件系统软件的发展趋势及其电子邮件收发系统应用到相关知识，SMTP协议等基本概念以及ASP概述。从ASP技术分析着手，分析利用ASP技术对本系统设计开发的过程。描述电子邮件收发系统的开发环境和编程语言然后对电子邮件系统进行总体设计。再分别对各功能模块进行详细的分析设计。
2021-08-10 15:07:32
328KB
RS485接口收发测试FPGA读写实验Verilog逻辑源码Quartus工程文件+文档说明资料，FPGA为CYCLONE4系列中的EP4CE6E22C8. 完整的工程文件，可以做为你的学习设计参考。
实验任务和现象
任务：使用两块开发板，一块用作发送，一块用作接收。通过4个按键改变数据，并用LED将发送和接收的数据显示出来。
现象：两块开发板LED显示的效果一样，并且按下不同的按键，可以改变LED的显示，同时接收的板子接到数据后改变LED显示。
•5、设计思路
我们依旧采用串口的设计思路，设计程序，但因为
MAX485是半双工器件，所以需要接收和发送状态切换，有两个时能端，我们的开发板，将两个接到一起用一个引脚控制。
我们以串口发送为例：
以波特率9600为例子说明，波特率9600接收一个bit的时间为1s/9600=104us,即每隔104us发送一个数据。
module RS485_Revc (
input sys_clk ,
input sys_rst_n ,
input RO ,
output wire RE_DE ,
output reg [7:0] LED
);
/***************reg define****************/
reg [7:0] buff ;
reg [7:0] data_out ;
reg [15:0] counter ;
reg rxd_din1 ; //uart rxd input ;
reg rxd_din2 ; //uart rxd input ;
reg rxd_negedge_sig_flag ;
/***************wire define***************/
wire rxd_negedge_sig ;
/*******************************************************************************************************
** Main Program
**
********************************************************************************************************/
assign RE_DE = 1'b0;
always @ (posedge sys_clk or negedge sys_rst_n) begin
if ( sys_rst_n ==1'b0 ) begin
rxd_din1 <= 1'b0;
rxd_din2 <= 1'b0;
end
else begin
rxd_din1 <= RO ;
rxd_din2 <= rxd_din1;
end
end
assign rxd_negedge_sig = (~rxd_din2) &(rxd_din1);
always @ (posedge sys_clk or negedge sys_rst_n) begin
if ( sys_rst_n ==1'b0)
rxd_negedge_sig_flag <= 1'b0;
else
rxd_negedge_sig_flag <= rxd_negedge_sig;
end
always @ (posedge s
2021-08-09 17:17:04
16.43MB