vivado2018.3关于microblaze程序不能嵌入到bit文件里的补丁，补丁下载解压后，直接复制到vivao相应的安装目录下
2023-04-11 23:38:21
54.35MB
1
基于ZYNQ实现了软硬协同的硬件加速器系统，实现对于LeNet-5卷积神经网络识别MNIST手写集的加速。PL端实现卷积层、池化层、全连接层的并行加速，PS端实现验证测试流程的控制。两者通过AXI总线连接，实现控制信识别结果的传递
2023-04-11 20:24:40
58.97MB
1
PL 和 PS 的高效交互是 zynq 7000 soc 开发的重中之重，我们常常需要将 PL 端的大量数
据实时送到 PS 端处理，或者将 PS 端处理结果实时送到 PL 端处理，常规我们会想到使用 DMA
的方式来进行，但是各种协议非常麻烦，灵活性也比较差，本节课程讲解如何直接通过 AXI 总
线来读写 PS 端 ddr 的数据，这里面涉及到 AXI4 协议，vivado 的 FPGA 调试等。
2023-04-07 11:01:57
42.69MB
1
TLZ7xH-EVM是一款由创龙基于SOM-TLZ7xH核心板设计的开发板，底板采用沉金无铅工艺的6层板设计，为用户提供了SOM-TLZ7xH核心板的测试平台，用于快速评估核心板的整体性能。
SOM-TLZ7xH引出丰富的资源信号引脚，二次开发极其容易，客户只需要专注上层运用，降低了开发难度和时间成本，让产品快速上市，及时抢占市场先机。
基于创龙提供的丰富Demo程序，用户可同时实现硬件编程和软件编程功能，完美解决SoC一体化开发难题，创龙还将协助客户进行底板设计和软件开发。
2023-04-06 11:14:03
2.86MB
1
Zynq-7000 SoC Technical Reference Manual，数据手册
2023-04-04 11:05:56
18.79MB
1
ZYNQ7010的uCOSIII模板，Vivado版本2017.4，芯片选择ZYNQ7010。PS配置了一个UART和一个以太网接口，SDK工程包括一个串口通信示例、tcp示例、dns示例。
2023-03-25 15:44:42
31.67MB
1
绍了基于Zynq平台实现的JPEG图像压缩系统。该系统利用Zynq片上AXI总线实现了ARM与FPGA核间高吞吐率的数据交互操作，并结合了ARM和FPGA在嵌入式系统开发中各自的优势，对软硬件功能的实现进行了明确的划分。通过具体的实验测试，本系统的通用性及高效性得到了验证，并且该系统可方便地移植到不同的实际应用中。
2023-03-24 16:18:57
287KB
1
Xilinx Zynq-7000 嵌入式系统设计与实现 基于ARM Cortex-A9双核处理器和Vivado的设计方法
2023-03-20 02:14:42
137.45MB
1
The Zynq Book 中文版
基于含有ARM® Cortex®-A9 的Xilinx® Zynq®-7000
全可编程片上系统的嵌入式处理器
Louise H. Crockett, Ross A. Elliot,
Martin A. Enderwitz, Robert W. Stewart
Jianfeng Lu ( 中文编辑)
翁恺博士Dr. K.Weng ( 中文翻译)
浙江大学（中国）
2023-03-18 01:46:01
23.45MB
1