资源内容:.v文件,实现功能为使用蓝牙模块远程操控,以及vga屏幕进行显示的贪吃蛇小游戏 环境需求:vivado(源开发环境为vivado 2016),硬件开发板(源开发环境为Xilinx NEXYS4 DDR开发板)、蓝牙外设模块、vga显示屏外设模块 适用于:数字逻辑相关课程初学者、verilog HDL初学者
2022-01-19 09:08:10 49KB FPGA VerilogHDL
1
可以让sourceInsight支持verilog,很好用,内涵插件,安装方法,演示代码。具体效果,参考我的博客。
2022-01-12 22:11:12 7KB Insight verilog
1
LDPC_Encoder解码器VerilogHDL源代码
2022-01-12 18:01:40 9KB LDPC Encoder 解码器 Verilog
1
《精通VerilogHDL:IC设计核心技术实例详解》一本很好的书。
2022-01-05 18:51:15 508KB verilog IC 设计 习题
1
文件内包含ISE14.4版本的VerilogHDL交通信号灯完整代码,以及testbench测试代码
2021-12-23 13:28:59 705KB 交通信号灯
1
Verilog HDL十进制计数器工程文件
2021-12-21 12:02:59 983KB quartus VerilogHDL
Verilog HDL阻塞赋值实现
2021-12-21 12:02:58 2.82MB QuartusII VerilogHDL
Verilog HDL非阻塞赋值工程实现
2021-12-21 12:02:57 2.77MB QuartusII VerilogHDL
Verilog HDL序列检测器工程文件
2021-12-21 12:02:57 2.8MB quartusII VerilogHDL
Verilog HDL数据选择器工程文件
2021-12-21 12:02:57 161KB quartusII VerilogHDL