搜索【verilog_hdl】的结果

Verilog HDL含有预置数、左移、右移和保持功能的8位寄存器工程实现

2021-12-21 12:02:56 5.75MB quartusII VerilogHDL

Verilog HDL交通灯控制器工程实现

2021-12-21 12:02:55 30KB quartusII VerilogHDL

Verilog HDL乒乓RAM工程实现

2021-12-21 12:02:54 2.99MB quartusII VerilogHDL

Verilog HDL利用ROM设计正弦信号发生器工程实现

2021-12-21 12:02:54 4.83MB quartusII VerilogHDL

Verilog HDL利用用FIR滤波器对正弦信号进行滤波工程实现

2021-12-21 12:02:54 9.26MB VerilogHDL

Verilog HDL电子密码锁工程实现

2021-12-21 12:02:53 5.62MB VerilogHDL

高级FPGA设计和复杂数字逻辑系统的VerilogHDL设计技术和方法

一些verilog高级设计的经典书籍，高级FPGA设计结构、实现和优化和夏宇闻的复杂数字逻辑系统的VerilogHDL设计技术和方法

2021-12-19 19:27:38 37.71MB verilog

1

基于FPGA-Verilog HDL的TCD1206SUP图像传感器驱动电路设计

基于FPGA-Verilog HDL的TCD1206SUP图像传感器驱动电路设计文章： https://blog.csdn.net/weixin_53403301/article/details/122004338

2021-12-18 19:03:16 549KB FPGA 图像传感器 VerilogHDL VHDL

SHA-512的一种verilogHDL实现

SHA-512的一种verilogHDL实现，包括testbench，quartusII可综合。SHA是一种数据加密算法，该算法经过加密专家多年来的发展和改进已日益完善，现在已成为公认的最安全的散列算法之一，并被广泛使用。该算法的思想是接收一段明文，然后以一种不可逆的方式将它转换成一段（通常更小）密文，也可以简单的理解为取一串输入码（称为预映射或信息），并把它们转化为长度较短、位数固定的输出序列即散列值（也称为信息摘要或信息认证代码）的过程。

2021-12-14 10:22:22 7KB SHA-512 verilogHDL

1

按键检测和消抖的verilogHDL实现

按键检测与消抖的verilogHDL实现，具有很完善的接口定义，宏定义方便用户更改为适合自己的开发板，已经通过FPGA和ASIC验证。

2021-12-12 19:38:29 1KB 按键检测 消抖 verilog vhdl

1

个人信息

热门下载

最新下载

其他资源