只为小站
首页
域名查询
文件下载
登录
Verilog超详细教程
Verilog超详细教程 本教程是北大于敦山老师的作品,内容非常详细,并且写得非常好。读者可以通过这份教程来学习Verilog HDL的基本概念和应用。 Verilog HDL是一种高级编程语言,能够对硬件逻辑电路的功能进行描述。它具有特殊结构,可以描述电路的连接、功能、时序和并行性。Verilog HDL可以在不同抽象级上描述电路,例如行为级、门级和寄存器传输级等。 使用HDL描述设计具有许多优点,例如设计在高层次进行,与具体实现无关,设计开发更加容易,早在设计期间就能发现问题,能够自动的将高级描述映射到具体工艺实现等。HDL具有更大的灵活性,能够重用、选择工具及生产厂,并能够利用先进的软件。 Verilog HDL的历史可以追溯到1983年,由GDA公司的Phil Moorby所创。Phil Moorby后来成为Verilog-XL的主要设计者和Cadence公司的第一个合伙人。在1984~1985年间,Moorby设计出了第一个Verilog仿真器。 本教程的课程内容包括数字集成电路设计入门、Verilog HDL的介绍、结构级描述及仿真、行为级描述及仿真、延时的特点及说明、介绍Verilog testbench、激励和控制、结果的产生及验证、任务task及函数function、用户定义的基本单元(primitive)、可综合的Verilog描述风格等。 在课程的第二部分,讲解了逻辑综合的介绍、设计对象、静态时序分析、design analyzer环境、可综合的HDL编码风格等内容。 在课程的第三部分,讲解了设计约束、设计优化、设计编译、FSM的优化、产生并分析报告等内容。 在课程的第四部分,讲解了自动布局布线工具(Silicon Ensemble)简介、课程安排等内容。 通过这份教程,读者可以系统地学习Verilog HDL的基础知识和应用技术,从而掌握数字集成电路设计的基本技能。 Verilog HDL的应用非常广泛,例如ASIC设计、
FPGA
设计、数字集成电路设计等领域都需要使用Verilog HDL。因此,学习Verilog HDL是非常有必要的。 本教程的目的是为了帮助读者快速掌握Verilog HDL的基础知识和应用技术,从而提高读者的设计能力和职业技能。
2024-07-18 21:06:08
2.53MB
verilog
fpga
详细教程
1
一种抗SEU存储器电路的
FPGA
设计
本设计中的抗SEU存储器的设计可通过ACTEL的ProAsic系列A3P400
FPGA
实现,并可使用与其配套的Liber08.5 EDA工具进行代码的编辑和原理图的绘制,并进行功能仿真与电路的综合。
2024-07-17 19:36:02
94KB
FPGA
FPGA
1
fpga
.rar_
FPGA
通信_STM32
FPGA
_
fpga
_
fpga
实现fsmc_verilog
FPGA
标题中的“
fpga
.rar_
FPGA
通信_STM32
FPGA
_
fpga
_
fpga
实现fsmc_verilog
FPGA
”揭示了本主题的核心内容,即
FPGA
(Field Programmable Gate Array)与STM32微控制器之间的通信,使用Verilog语言实现,并且特别提到了FSMC(Flexible Static Memory Controller)接口。STM32是一款基于ARM Cortex-M内核的微控制器,广泛应用于嵌入式系统设计,而
FPGA
则是一种可编程逻辑器件,能够灵活地配置为各种数字逻辑功能。 在描述中,“verilg语言实现测频及与stm32以fsmc通信方式进行通信”表明我们将探讨如何用Verilog编写代码来测量频率,并且这个过程将涉及到STM32与
FPGA
之间的FSMC通信协议。Verilog是一种硬件描述语言,用于设计和验证数字系统的逻辑行为。FSMC是STM32的一种外设,可以用来控制不同的外部存储器和接口,如SRAM、NAND Flash等,但在这里它被用于与
FPGA
的交互。 以下是对这些知识点的详细说明: 1. **
FPGA
通信**:
FPGA
通过引脚与外部设备进行通信,可以是并行或串行方式,如SPI、I2C、UART、PCIe等。STM32作为主机,通过特定的总线协议发送命令和数据到
FPGA
,
FPGA
接收并处理后返回响应。这种通信可以实现数据交换、控制信号传输等功能。 2. **STM32**:STM32系列是意法半导体公司推出的一系列基于ARM Cortex-M内核的微控制器,具有高性能、低功耗的特点。它们广泛应用于物联网、工业控制、消费电子等领域,具有丰富的外设接口和强大的处理能力。 3. **Verilog**:Verilog是硬件描述语言之一,用于数字电路的设计和仿真。在本案例中,Verilog代码可能包含了一个计数器模块,用于频率测量,以及一个FSMC接口模块,用于与STM32的FSMC端口进行通信。 4. **FSMC(Flexible Static Memory Controller)**:FSMC是STM32的一种高级总线接口,它可以连接到多种类型的静态存储器,包括SRAM、PSRAM和NOR/NAND Flash。在与
FPGA
通信时,STM32通过FSMC配置时序参数,发送读写命令,以及控制数据流。 5. **
FPGA
实现FSMC**:在
FPGA
上,我们需要创建一个FSMC兼容的接口,这通常涉及复用的地址/数据线、控制信号(如读/写使能、片选等)以及同步时钟的处理。Verilog代码将定义这些信号的逻辑行为,使得
FPGA
能够正确响应STM32的FSMC请求。 6. **频率测量**:频率测量通常通过计数器实现,计数器在特定时钟周期内对输入信号的脉冲进行计数,然后根据已知时钟周期计算出频率。在
FPGA
中,我们可以用Verilog编写一个计数器模块,该模块可以与STM32通信,接收开始/停止信号,并在测量完成后将结果返回给STM32。 7. **设计流程**:设计流程通常包括原理图设计、Verilog编码、仿真验证、综合、适配和配置。在完成Verilog设计后,需要通过工具进行综合和布局布线,生成配置文件,最后烧录到
FPGA
中。 以上就是关于
FPGA
与STM32通过FSMC通信以及Verilog实现频率测量的相关知识点,这些技术在嵌入式系统、工业控制和数字信号处理等领域有着广泛的应用。理解并掌握这些知识,对于设计高效、灵活的嵌入式系统至关重要。
2024-07-17 15:05:43
4.49MB
fpga通信
fpga
1
ai-在赛灵思
fpga
上部署yolov2算法-yolo部署.zip
在AI领域,
FPGA
(Field-Programmable Gate Array)因其可编程性和高效能而成为部署深度学习模型的重要平台。本项目重点在于如何在赛灵思
FPGA
上部署YOLOv2(You Only Look Once version 2)算法,这是一种流行的实时目标检测系统。通过这个压缩包,我们可以了解到将YOLOv2移植到
FPGA
的具体步骤和技术要点。 YOLOv2相比于初代YOLO在速度和精度上有了显著提升,主要通过以下改进:多尺度预测、锚框(Anchor Boxes)的引入以及Batch Normalization层的应用。在
FPGA
上部署YOLOv2可以实现低延迟和高吞吐量,这对于嵌入式和边缘计算场景非常关键。 1. **赛灵思
FPGA
的优势**:
FPGA
是一种可编程逻辑器件,允许用户根据需求定制硬件电路,从而实现高性能、低功耗和灵活的解决方案。在AI应用中,
FPGA
可以并行处理大量数据,提高运算速度,同时减少了对CPU或GPU的依赖。 2. **YOLOv2算法详解**:YOLOv2采用了一种单阶段的目标检测方法,直接从全卷积网络(Fully Convolutional Network, FCN)的输出中预测边界框和类别概率。其特点包括: - **多尺度预测**:YOLOv2引入了不同大小的卷积特征图来检测不同大小的对象,增强了小目标检测能力。 - **锚框**:预定义的多个比例和宽高的边界框模板,用于匹配不同尺寸和形状的目标,提高了检测精度。 - **Batch Normalization**:加速训练过程,使模型更容易收敛。 3. **
FPGA
上的深度学习部署**:将YOLOv2移植到
FPGA
需要完成以下步骤: - **模型优化**:对原始YOLOv2模型进行量化和剪枝,减少计算量和内存需求,适应
FPGA
资源。 - **硬件设计**:根据模型结构设计
FPGA
逻辑,如卷积核计算、池化操作等。 - **IP核生成**:利用工具如Vivado HLS(High-Level Synthesis)将C/C++代码转换为硬件描述语言(HDL)代码,生成IP核。 - **系统集成**:将IP核与
FPGA
的其他硬件模块集成,实现完整的系统设计。 - **验证与调试**:在
FPGA
上运行模型,进行性能测试和功能验证。 4. **赛灵思工具链使用**:赛灵思提供了如Vivado、Vivado HLS、Vitis AI等一系列工具,支持深度学习模型的编译、优化和部署。开发者需要熟悉这些工具的使用,以实现高效的
FPGA
部署。 5. **项目部署流程**:压缩包中的"ai_在赛灵思
fpga
上部署yolov2算法_yolo部署"可能包含了项目文档、源代码、配置文件等,使用者需按照文档指导,逐步完成模型的加载、编译、硬件映射和运行测试。 6. **挑战与注意事项**:
FPGA
部署的挑战包括模型的优化程度、
FPGA
资源利用率、功耗控制以及实时性能的保持。开发者需要注意模型的适应性,确保其能在
FPGA
平台上高效运行。 通过这个项目,我们可以深入理解
FPGA
在AI领域的应用,以及如何将复杂的深度学习模型如YOLOv2优化并部署到硬件上,这对于推动边缘计算和物联网的发展具有重要意义。同时,这也展示了
FPGA
在满足实时性和低功耗要求的AI应用中的潜力。
2024-07-11 11:33:23
40.02MB
ai
fpga
项目部署
1
nRF24L01无线模块在单片机与
FPGA
上的应用
单片机中如果没有SPI的硬件电路,我们可以使用单片机的普通IO口进行SPI的时序模拟,只要符合无线模块的时序逻辑,一样能控制无线模块的通信。
FPGA
是可编程逻辑,最大的特点就是灵活,用户可根据需求加入所需要的逻辑器件,当然它所包含的逻辑单元也是相当的丰富,有SPI硬件模块。
2024-07-10 22:01:43
91KB
nRF24L01
无线模块
FPGA
1
FPGA
实现SPI协议-基础注释版本
SPI(Serial Peripheral Interface)协议是一种常见的串行通信协议,广泛应用于微控制器、
FPGA
(Field-Programmable Gate Array)和其他数字逻辑系统之间,用于数据传输。在
FPGA
实现SPI协议时,理解其基本原理和操作流程至关重要。下面将详细阐述SPI协议的基础知识及其在
FPGA
中的实现。 SPI协议主要由四个信号线组成:主设备输入/从设备输出(MISO)、主设备输出/从设备输入(MOSI)、时钟(SCLK)和芯片选择(CS或SS)。这四个信号线定义了主设备(Master)和从设备(Slave)之间的通信方式。 1. **MISO**:主设备输入/从设备输出,从设备在SCLK上升沿时将数据输出到MISO线,供主设备读取。 2. **MOSI**:主设备输出/从设备输入,主设备通过MOSI线在SCLK的上升沿发送数据到从设备。 3. **SCLK**:时钟信号,由主设备提供,控制数据的传输速率。主设备和从设备都根据这个时钟同步操作。 4. **CS或SS**:芯片选择,也称为从设备使能。每个从设备都有一个独立的CS线,当CS线被拉低时,对应的从设备被选中进行通信。 SPI协议有两种模式:主模式和从模式。在
FPGA
中,通常作为主设备,负责生成SCLK和控制CS信号,与一个或多个从设备进行通信。SPI协议还有四种数据极性和相位配置(CPOL和CPHA),这些配置会影响数据在时钟的上升沿还是下降沿被捕获,以及是在时钟的中间还是边缘采样数据。 实现
FPGA
中的SPI协议,一般步骤包括: 1. **设计SPI接口模块**:创建一个包含MISO、MOSI、SCLK和CS信号的接口,根据SPI协议配置相应的数据宽度和时钟频率。 2. **生成SCLK和CS信号**:在
FPGA
中,使用计数器和逻辑门电路来生成SCLK和控制CS信号的激活/释放。 3. **数据发送**:根据需要发送的数据,控制MOSI线上的电平,通常使用移位寄存器和时钟分频器来实现。 4. **数据接收**:通过采样MISO线上的电平,读取从设备返回的数据。由于
FPGA
是并行处理,可能需要使用同步电路来捕获串行数据流。 5. **协议控制逻辑**:实现SPI协议的开始和结束标志,如写入读取命令、地址和数据的序列。 6. **调试和测试**:使用逻辑分析仪或示波器检查信号完整性,确保数据正确传输。 对于新手来说,理解SPI协议的基础知识和
FPGA
实现的细节是非常重要的。在实际项目中,可能还需要考虑如何将SPI接口与其他模块(如存储器、ADC/DAC等)集成,以及如何处理错误和异常情况。通过学习和实践,可以逐步掌握
FPGA
实现SPI协议的技巧,为更多复杂的数字系统设计打下坚实的基础。
2024-07-10 20:09:38
2KB
fpga
1
FIFO实现异步通信verilog源码vivado
在数字系统设计中,FIFO(First In First Out)是一种常用的数据存储结构,它遵循先进先出的原则。在异步通信中,FIFO扮演着重要的角色,用于解决两个不同速度或者时钟域之间的数据传输问题。Verilog是一种硬件描述语言,广泛应用于
FPGA
(Field Programmable Gate Array)设计。Vivado是Xilinx公司推出的集成开发环境,专门用于
FPGA
的设计、仿真、综合和编程。 标题中的“FIFO实现异步通信verilog源码vivado”意味着我们将探讨如何使用Verilog语言在Vivado环境下编写FIFO模块,以实现两个异步系统间的通信。以下将详细介绍相关知识点: 1. **FIFO的基本结构**:FIFO通常由一个数据存储器(RAM或ROM)和两个读写指针(Read Pointer和Write Pointer)组成。数据存储器用于存放数据,而指针则跟踪数据的存取位置。 2. **异步通信**:在异步通信中,数据发送端和接收端的时钟可能不同步,因此需要FIFO作为缓冲区来存储数据,确保数据正确传输。FIFO通过独立的读写时钟控制,可以处理这种速度差异。 3. **Verilog语言**:Verilog是一种用于硬件描述的语言,可以用来定义数字系统的结构和行为。在
FPGA
设计中,Verilog代码可以被综合成逻辑门电路,实现硬件功能。 4. **Vivado工具**:Vivado提供了设计输入、仿真、综合、布局布线和器件编程等一整套流程。在Vivado中,我们可以创建Verilog模块,编写FIFO的源码,然后进行仿真验证,最后在目标
FPGA
上实现。 5. **FIFO的接口**:FIFO的接口通常包括数据线(Data)、读使能(Read Enable)、写使能(Write Enable)、空标志(Empty)、满标志(Full)和读写地址(Read/Write Address)等信号。这些信号用于控制FIFO的操作和状态检测。 6. **FIFO的设计**:设计一个FIFO通常包括以下几个步骤: - 定义FIFO深度(即存储单元的数量)。 - 设计读写指针的计数逻辑,通常使用模运算(Modulo)来实现循环地址计算。 - 编写读写操作的控制逻辑,处理读写冲突和边界条件。 - 实现数据存储器,可以是分布式RAM或块RAM,取决于
FPGA
资源。 7. **异步接口处理**:在异步通信中,由于时钟域的不同,需要使用边沿检测器(如DFF with async reset)和同步器(如两阶段锁存器)来确保数据在跨时钟域传输时的正确性。 8. **测试平台与仿真**:为了验证FIFO的功能,需要创建一个测试平台,模拟读写请求,检查FIFO的各种状态和数据传输的正确性。Vivado内置的ModelSim或ISim工具可以进行仿真验证。 9. **综合与实现**:在经过功能验证后,Verilog代码需要进行综合,生成适合目标
FPGA
的逻辑网表。然后在Vivado的实现步骤中,进行布局布线,优化资源利用,最终生成比特流文件,用于加载到
FPGA
中。 10. **时序分析**:综合和实现后,Vivado会提供时序分析报告,帮助开发者了解设计的性能,包括时钟周期、建立时间、保持时间和功耗等关键指标。 通过以上知识点,我们可以理解如何使用Verilog在Vivado环境中实现一个FIFO模块,解决异步通信中的数据缓冲问题。实际设计时,还需要考虑
FPGA
资源的优化和系统的具体需求。
2024-07-10 17:42:24
44.64MB
FPGA
verilog
FIFO
1
(特权同学)
FPGA
图像采集及显示工程文件
【特权同学】的
FPGA
图像采集及显示工程文件是一份涉及数字系统设计的重要资源,主要应用于
FPGA
(Field-Programmable Gate Array)开发领域。
FPGA
是一种可编程逻辑器件,能够根据用户的需求进行硬件配置,广泛应用于图像处理、通信、嵌入式系统等众多领域。这份工程文件将涵盖以下几个关键知识点: 1. **图像采集**:图像采集是系统的第一步,通常通过摄像头或其它传感器完成。在
FPGA
中,图像采集可能涉及到ADC(模拟到数字转换器),它将模拟信号转换为数字信号,以便
FPGA
可以处理。此外,还可能涉及同步时序控制,如像素时钟和行/场同步信号的生成。 2. **数据接口协议**:常见的图像传感器接口有MIPI CSI-2、LVDS、SPI、Parallel等。理解并实现这些接口对于从传感器获取数据至关重要。例如,MIPI CSI-2是一种高速串行接口,常用于手机和嵌入式设备中的图像传感器。 3. **图像处理**:
FPGA
在图像处理中可以执行多种操作,如色彩空间转换(RGB to YCbCr)、滤波(如均值滤波、中值滤波)、缩放、旋转等。这些处理可以通过并行计算能力高效地在
FPGA
中实现。 4. **显示接口**:处理后的图像需要通过某种显示接口传输到显示器。常见的显示接口有LVDS、HDMI、VGA等。在
FPGA
设计中,需要理解和实现这些接口的时序特性,确保图像数据正确无误地传输。 5. **存储器管理**:
FPGA
中的图像数据通常需要临时存储,这就涉及到BRAM(Block RAM)或分布式RAM的使用。合理分配和管理内存资源对于实现高效的数据流处理至关重要。 6. **VHDL/Verilog编程**:
FPGA
设计通常使用硬件描述语言(HDL)如VHDL或Verilog进行编程。掌握这两种语言的基本语法和高级特性,如状态机、数据并行处理、IP核复用等,是实现图像采集和显示的关键。 7. **IP核使用**:
FPGA
厂商通常提供预封装好的IP核,如ADC控制器、MIPI CSI-2接收器、HDMI发送器等。利用这些IP核可以快速构建复杂的系统,并减少设计错误。 8. **仿真与调试**:在实现设计前,通常需要使用硬件描述语言的仿真工具进行功能验证。而在硬件上运行时,可能还需要借助JTAG或其它调试工具进行在线调试。 9. **综合与配置**:完成设计后,需要使用Synthesis工具将HDL代码转化为逻辑门电路,并通过Place and Route工具布局布线,最后生成配置文件下载到
FPGA
。 10. **实时性能优化**:在满足功能需求的同时,还需要关注系统的实时性能,如图像处理速率、功耗和面积效率等,这可能需要不断迭代优化设计。 【特权同学】的
FPGA
图像采集及显示工程文件涵盖了从图像采集、处理到显示的全过程,是学习和实践
FPGA
开发,特别是图像处理应用的宝贵资料。通过深入研究和实践,开发者可以提升对
FPGA
硬件设计、接口协议、图像处理算法以及HDL编程的理解和应用能力。
2024-07-10 14:46:02
113.82MB
fpga开发
1
基于
FPGA
多协议转换网关设计
提出一种基于
FPGA
数据转换的多协议转换网关设计方案,阐述了多协议转换网关的功能及优点,描述了该网关的设计思想、硬件结构、软件架构,详述了多协议转换的原理。该网关可以将CAN、RS232、RS485、Zigbee等协议数据与以太网数据相互转换,实现多个设备之间的信息共享。转换模块基于
FPGA
,提高数据处理和转换效率,解决了不同协议数据转换效率低的难题。
2024-07-09 23:27:27
299KB
行业研究
1
基于
FPGA
的正弦波发生器
【基于
FPGA
的正弦波发生器】是一种利用现场可编程门阵列(Field-Programmable Gate Array)技术设计的电子系统,用于生成精确、可配置的正弦波信号。这种技术在通信、测试与测量、教育以及许多其他领域有着广泛的应用。
FPGA
的优势在于其灵活性和高速性能,使得设计者能够根据需求定制硬件逻辑。 在这个项目中,正弦波发生器的核心是
FPGA
,它包含了大量可编程逻辑单元,如查找表(LUTs)、触发器和I/O资源。设计者通过编写硬件描述语言(HDL,如VHDL或Verilog)来定义电路逻辑,然后使用工具将这些描述转化为
FPGA
内部的逻辑配置。正弦波的生成通常依赖于数字信号处理(DSP)算法,如查表法或者傅里叶级数展开,以产生连续、平滑的正弦波形。 【PCF8591 D/A转换器】是集成在设计中的关键组件,负责将
FPGA
产生的数字信号转换为模拟信号,从而输出到外部世界。PCF8591是一款低功耗、四通道模拟输入/单通道模拟输出接口集成电路,具有内置的D/A转换器。通过I2C总线接口,它可以轻松地与微控制器或
FPGA
通信,将数字数据转化为模拟电压,进而驱动负载,如示波器、放大器或其他电子设备。 在实现过程中,首先需要在
FPGA
中设计一个时序控制单元,用于生成适当频率的时钟信号,控制D/A转换器的数据传输。然后,建立一个存储正弦波样点的查表,根据所需频率和幅度调整查表参数。当
FPGA
接收到控制指令后,会按照设定的频率读取查表,并通过PCF8591的D/A转换器输出对应的模拟正弦波信号。 在【描述】中提到的“在开发版完美运行”,可能指的是这个设计已经在某种开发板上成功验证,比如Xilinx的Zynq或 ALTERA的Cyclone系列开发板。开发板通常集成了
FPGA
、内存、电源管理和调试接口,便于硬件原型设计和测试。 在【压缩包子文件的文件名称列表】:SineSignal_PCF8591_ADC中,我们可以推测这个压缩包可能包含以下内容: 1. VHDL或Verilog源代码文件:实现正弦波发生器和PCF8591接口的逻辑设计。 2. 顶层模块文件:将所有子模块整合在一起,形成完整的
FPGA
设计。 3. 配置文件:用于加载到
FPGA
的配置数据。 4. 测试平台文件:可能包括仿真脚本和测试向量,用于验证设计功能。 5. README文档或用户手册:提供项目介绍、使用说明和注意事项。 这个项目展示了如何结合
FPGA
的并行处理能力和PCF8591的D/A转换功能,构建一个高效、可定制的正弦波发生器。对于学习
FPGA
设计和数字信号处理的工程师来说,这是一个有价值的实践案例。
2024-07-09 17:03:25
4.95MB
FPGA
1
个人信息
点我去登录
购买积分
下载历史
恢复订单
热门下载
现代操作系统原理与实现.pdf
采用K-means聚类,实现多维矩阵的聚类,并进行可视化展示(matlab)
韦来生《数理统计》课后习题与答案
基于LSTM模型的股票预测模型_python
新型冠状病毒疫情_2020年东三省数学建模A题_论文展示
MTALAB NSGA2算法
python爬虫数据可视化分析大作业.zip
quartus II13.0器件库.zip
QT自制精美Ui模板系列(一)桃子风格模板 - 二次开发专用
android开发期末大作业.zip
基于S函数的BP神经网络PID控制器及Simulink仿真和对应代码模型.zip
芯片验证漫游指南以及源代码.zip
IBM CPLEX 12.10 学术版 mac操作系统安装包
数据结构课后习题答案
多智能体的编队控制matlab程序(自己编写的,可以运行)
最新下载
DHT11温湿度OLED显示
微信小程序 手边酒店v25.0.65 酒店
KEIL调试J-link驱动安装包
证件照换底色工具,证件照处理工具
ZXR10 5950-H系列(V3.01.10)全千兆智能路由交换机 配置指导(链路层协议)
c#图书管理系统 SQL Server数据库
SKY免费【IP】配套登陆器 配置器
软件工程期末试卷答案及考试重点.zip
网狐数据生成器
局域网校时软件(个人版+企业服务器版)
其他资源
matlab读取edf文件
CSP-J、CSP-S初赛知识点-信息学竞赛中的数学知识_2019_10_15.pdf
最短距离点对分治法实现 Java
Cracking the PM Interview
红月图片提取工具(红月素材提取)
名手326完美授权版
tessent shell reference/tessent工具命令参考手册
采用恒压频比控制的交直交变频器的工作原理
网站、APP、社交网站女头像打包25887个
untitled.zip
JAVAWEB编程技术(第2版)题解与实验指导
仓储条码管理系统解决方案.docx
【C#图形编程】BrandNewShape简单流程图工具
频率计(用protues做的)
nginx 10w并发优化项
测量长度和角度的小软件
Visual C# 2012 How to Program 大学教程
JSP+MYSQL宾馆酒店客房管理系统
操作系统页面置换模拟
2015年电赛本科组A-G题相似参考电路资料
ssh网上商城源码完整版(源码+数据库)
操作系统课程设计生产者和消费者问题源代码
Dais_CM 计算机组成原理模拟软件
基于msp430的智能宿舍