verilog设计的精简指令集8位CPU源代码，里面有验证平台，以及后端DC的综合报告，门级网表，以及覆盖率报告。
2019-12-21 19:57:44
191KB
1
用VHDL编的简易CPU，可完成加减乘法移位等功能。里面有一个8位和一个16位的CPU设计方案。并且有完整的设计文档，特别适合学生的设计使用
2019-12-21 19:54:08
1.42MB
1
我是2014级复旦的研究生。这是一个8位的CPU设计VHDL实现。本CPU基于RISC架构，实现了cpu的基本功能如：加减乘除运算，跳转等。此外，里面有一个17位的ROM区，是存储指令的。你可以写出一段17位的指令代码，并放入ROM区，该CPU即可自动运行出结果。压缩包里是源代码和我们当时的设计要求。本源代码的最后调试时在地址0--17是放入的斐波纳契数字(Fibonacci Numbers)指令。通过modelsim仿真即可看到结果。
2019-12-21 19:42:12
508KB
1
64位CPU指令集及编程方法
英文
Assembly Language Programming
Tools for the IA-64 Architecture
2019-12-21 19:25:25
529KB
1
用Verilog语言设计的流水线CPU，资源里包含了源代码及流水线CPU结构图，与大家分享下
2019-12-21 19:24:19
9.74MB
1
中央处理器主要包括运算器（算术逻辑运算单元，ALU，Arithmetic Logic Unit）和高速缓冲存储器（Cache）及实现它们之间联系的数据（Data）、控制及状态的总线（Bus）。它与内部存储器（Memory）和输入/输出（I/O）设备合称为电子计算机三大核心部件。中央处理器（CPU，Central Processing Unit）是一块超大规模的集成电路，是一台计算机的运算核心（Core）和控制核心（ Control Unit）。它的功能主要是解释计算机指令以及处理计算机软件中的数据。
中央处理器主要包括运算器（算术逻辑运算单元，ALU，Arithmetic Logic Unit）和高速缓冲存储器（Cache）及实现它们之间联系的数据（Data）、控制及状态的总线（Bus）。它与内部存储器（Memory）和输入/输出（I/O）设备合称为电子计算机三大核心部件。
2019-12-21 18:54:05
348KB
1
这是一个简单的8位CPU设计，基于verilog HDL 语言，
在一个模版上进行修改得到的版本，适合于初学者学习使用
2019-12-21 18:51:24
494KB
1