精简指令集的8位CPU的verilog源代码

上传者: j85148315 | 上传时间: 2019-12-21 19:57:44 | 文件大小: 191KB | 文件类型: rar
verilog设计的精简指令集8位CPU源代码,里面有验证平台,以及后端DC的综合报告,门级网表,以及覆盖率报告。

文件下载

资源详情

[{"title":"( 25 个子文件 191KB ) 精简指令集的8位CPU的verilog源代码","children":[{"title":"RISC_cpu","children":[{"title":"addr_decode.v <span style='color:#111;'> 949B </span>","children":null,"spread":false},{"title":"counter.v <span style='color:#111;'> 361B </span>","children":null,"spread":false},{"title":"test2.pro <span style='color:#111;'> 506B </span>","children":null,"spread":false},{"title":"clk_gen.v <span style='color:#111;'> 1.44KB </span>","children":null,"spread":false},{"title":"仿真部分波形.jpg <span style='color:#111;'> 404.06KB </span>","children":null,"spread":false},{"title":"综合报告.txt <span style='color:#111;'> 29.72KB </span>","children":null,"spread":false},{"title":"cpu.cr.mti <span style='color:#111;'> 3.09KB </span>","children":null,"spread":false},{"title":"datactl.v <span style='color:#111;'> 162B </span>","children":null,"spread":false},{"title":"test3.dat <span style='color:#111;'> 47B </span>","children":null,"spread":false},{"title":"test2.dat <span style='color:#111;'> 47B </span>","children":null,"spread":false},{"title":"transcript <span style='color:#111;'> 1.10KB </span>","children":null,"spread":false},{"title":"test1.pro <span style='color:#111;'> 807B </span>","children":null,"spread":false},{"title":"register.v <span style='color:#111;'> 1.05KB </span>","children":null,"spread":false},{"title":"accum.v <span style='color:#111;'> 263B </span>","children":null,"spread":false},{"title":"test3.pro <span style='color:#111;'> 283B </span>","children":null,"spread":false},{"title":"adr.v <span style='color:#111;'> 168B </span>","children":null,"spread":false},{"title":"machine.v <span style='color:#111;'> 6.96KB </span>","children":null,"spread":false},{"title":"alu.v <span style='color:#111;'> 921B </span>","children":null,"spread":false},{"title":"覆盖率报告.txt <span style='color:#111;'> 5.04KB </span>","children":null,"spread":false},{"title":"cpu.v <span style='color:#111;'> 1.49KB </span>","children":null,"spread":false},{"title":"test_cpu.v <span style='color:#111;'> 4.62KB </span>","children":null,"spread":false},{"title":"网表文件.v <span style='color:#111;'> 22.73KB </span>","children":null,"spread":false},{"title":"machinectl.v <span style='color:#111;'> 351B </span>","children":null,"spread":false},{"title":"测试结果.txt <span style='color:#111;'> 2.79KB </span>","children":null,"spread":false},{"title":"test1.dat <span style='color:#111;'> 36B </span>","children":null,"spread":false}],"spread":false}],"spread":true}]

评论信息

  • u012349402 :
    很好啊,正在学习中
    2016-02-24
  • 尘飞acmer :
    很好啊,正在学习中
    2016-02-24
  • lwb1992 :
    很好,正是我想要的
    2014-10-01
  • lwb1992 :
    很好,正是我想要的
    2014-10-01
  • alanxu1976 :
    就是书上的实例嘛,代码也能编译通过。
    2014-07-25
  • alanxu1976 :
    就是书上的实例嘛,代码也能编译通过。
    2014-07-25
  • liuminquan2010 :
    是夏宇闻的书上的一个例子,仅适合刚接触verilog的人看
    2014-01-16
  • liuminquan2010 :
    是夏宇闻的书上的一个例子,仅适合刚接触verilog的人看
    2014-01-16
  • h_y_f_ :
    很简单的,很不错
    2014-01-04
  • h_y_f_ :
    很简单的,很不错
    2014-01-04

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明