Verilog HDl语言实现CPLD-EPC240与电脑的串口通讯QUARTUS逻辑工程源码，本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在 //PC机上安装一个串口调试工具来验证程序的功能。 //程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控 //制器，10个bit是1位起始位，8个数据位，1个结束 //位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实 //现相应的波特率。程序当前设定的div_par 的值是0x145，对应的波特率是 //9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间 //划分为8个时隙以使通信同步.

上升一层2s的电梯，可以修改下面计数器的个数改变时间，再通过waveform看波形 不是VHDL等编程语言写的 （用元件拼的）

VHDL FPGA 流水灯程序（quartus）

基于Quartus II 的dds信号发生器.rar.rar

Quartus II13.0破解文件

EDA设计——计算器（含完整的quartus的完整代码）

6位数字时钟，verilog实现，方便移植，含闹钟设置，代码中闹钟部分以led闪烁表示，可修改，欢迎提问

Altera_Quartus_II_入门教程(基于Altera_DE2板和原理图设计

EDA（Electronic Design Automation）电子设计自动化技术作为现代电子技术的核心，它依赖功能强大的计算机，在EDA工具软件平台上，对以硬件描述语言HDL为系统逻辑描述手段完成的设计文件，自动完成逻辑编译，逻辑化简，逻辑分割，逻辑综合，结构综合，以及逻辑优化和仿真测试，直至实现既定的电子线路系统功能。EDA技术使得设计者的工作仅限于利用软件的方式，即利用既定描述语言和EDA软件来完成对系统硬件功能的实现。不难理解，EDA技术已不是某一学科的分支，或某种新的技能技术，它应该是一综合性学科，它融合多学科于一体，又渗透于各学科之中，它打破了软件和硬件间的壁垒，使计算机的软件技术与硬件实现、设计效率和产品性能合二为一，它代表了电子设计技术和应用技术的发展方向。CPLD即复杂可编程逻辑器件，早期CPLD是从GAL的结构扩展而来，但针对GAL的缺点进行了改进，因此可用于各种现实生活中的应用，比如说本次课程设计数字跑表。

#把license.dat里的XXXXXXXXXXXX 用您老的网卡号替换(在Quartus II 9.1的Tools菜单下选择License Setup，下面就有NIC ID)。 #在Quartus II 9.1的Tools菜单下选择License Setup，然后选择License file，最后点击OK。 修改license.DAT的HOSTID 用記事本開啟c:\altera\80\license.DAT，將HOSTID=xxxxxxxxxxxx，改成你的網路卡的physical address，注意不含dash(-)，僅含數字和英文字母，修改後存檔。 如何得知網路卡的physical address? 開始->程式集->附屬應用程式->命令提示字元 輸入 ipconfig/all，出下以下訊息，紅色部分即為physical address（每台電腦不同)。 #注意：license文件存放的路径名称不能包含汉字和空格，空格可以用下划线代替。