(1).掌握Verilog HDL模块的基本结构。
(2).掌握计数器的设计方法。
(3).掌握基于Quartus II的CPLD/FPGA开发流程。
(4).实验要求完成模24计数器程序设计，并完成Modelsim仿真
2023-02-16 19:42:39
281KB
1
针对传统磁通门信号处理电路中模拟元件的缺点，设计一种基于现场可编程门阵列(FPGA)的数字磁通门系统。整个系统采用闭环结构，由激励产生模块、信号处理拱块和负反馈模块组成。外围模拟电路用高速D／A、A／D芯片取代，有利于系统温度稳定性的提到。FPGA内的数字逻辑实现了磁通门信号解算、激励正弦信号发生、D／A、A／D输入／输出串并转换的功能，首先用硬件描述语言(HDL)设计并仿真，然后下载、配置到FPGA中，调试完成后进行实验，通过实时处理双铁芯磁通门传感器探头输出信号对系统进行测试。实验结果证实了系统功能的正确性。闭环结构的采用提高了系统信号梯度线性度，与模拟系统相比，基于数字逻辑的设计温度性能更稳定，更易于小型化，可移植性更强。
2023-02-16 13:03:20
180KB
1
使用现场可编程门阵列来实现了反正切函数，使用16次迭代的cordic算法来实现三角函数，有一定的误差，如果想把精度提高，自己可以加多迭代次数
2023-02-15 11:10:32
9KB
1
根据伪 随机噪声 IPN)序列的相关特性 ，介绍一种 OFDM 系统中在时域利用 PN序列的循环相 关对信道进行
估计的算法 ，并利用周期序列的循环卷积特性对接收数据进行频域均衡 。最后列出其 FPGA设计流程和仿真图形。
2023-02-15 10:50:47
185KB
1