本设计即是针对某些需要持续恒温的特殊环境而设计的自动温度采集控制系统。该系统采用FPGA作为硬件核心部分，有效地利用FPGA在可编程门阵列方面的优点，最大限度的使硬件电路软件化，减少了可视硬件的规模，降低了硬件加工、布线以及元器件采购方面的成本与复杂性，从而降低了故障排查方面的繁杂性。

Intel公司DE1板子使用说明，包含DE1板子的配置引脚等说明，同时还有多个单元的演示练习来帮助学习和理解DE1板子

FPGA的例程，基于verilog的VGA简单接口驱动，很有帮助

该文件包和“”F3--FPGA读写EEPROM实例2022-12-12“对应，其中eep_picture文件中存放了很多文章用到的素材图片，“AT24C04C-AT24C08C-I2C-Compatible-Two-Wire-Serial-EEPROM-4-Kbit-8-Kbit-20006127A”是本例用到的ATMEL的eeprom的芯片手册，CH14IICRT.zip是本例的vivado工程文件，UM10204.pdf是IIC官方协议手册；M24C64-RDW6TP.pdf是ST的一款EEPROM芯片，请结合文章F3--FPGA读写EEPROM实例2022-12-12一起学习。

帧同步算法通过检测帧头信息，使接收机从接收数据流中提取帧起始时刻和初始频偏，以引导解调环路恢复出有效数据。本文首先简要介绍了基于相关的经典帧同步算法原理，然后分析了信道环境对相关性能的影响，最后详细描述了一种经过改进的精确帧同步算法及其FPGA实现结果。该算法综合采用了分段本地相关、分段延迟相关和动态检测门限，有效解决了在大频偏和强噪声环境下的捕获虚（漏）警问题，并通过过采样和平滑提高了帧起始时刻与初始频偏的捕获精度，使解调环路锁定更快。测试表明，该算法复杂度适中，在低信噪比、高频偏环境下也具有优异性能，适合应用于卫星通信接收机。

DDR2控制和FPGA实现，某人论文，值得借鉴

编写一个可通过串口修改时间的简易数字钟 1. 使用数码管显示时分秒 2. 能够接收串口发送过来的设置时间的信息，并修改时间 3. 能够将当前时间值通过串口以1秒一次的速率发送到电脑

AD7606的FPGA驱动工程，包括数据采集；发的是网盘链接，若链接失效可留言或私信提醒我更新链接；

Verilog入门教程，《通信 IC 设计》 样稿节选 作者：李庆华

为解决北斗导航接收机干扰功率强、有效信号弱的不足，提出了一种基于功率倒置自适应算法的抗干扰设计方案。该方案以自适应天线系统为平台，采用FPGA处理器Virtex5芯片实现自适应算法，根据最小均方误差原则迭代计算功率倒置的最优权值并产生加权输出。测试结果显示：功率倒置算法在干扰形式、干扰方向未知的情况下能够有效抑制干扰，为北斗导航接收机提供最高50 dB的抗干扰能力。