vivado 第三方编辑器,好用,verilog HDL语法高亮,有教程,教程地址为https://blog.csdn.net/qq_60096788/article/details/125641439?spm=1001.2014.3001.5501
2022-08-23 09:07:48 274B fpga fpga/cpld 嵌入式
1
FPGA Verilog入门程序 verilog实验37个程序
2022-08-21 12:30:48 6.7MB FPGA Verilog
1
此代码为verilog代码实现的96*64阵列LED点亮代码,于上位机配合,上位机通过USB转串口将96*64阵列图形发给FPGA
2022-08-21 12:25:04 11.93MB verilog LED
1
Verilog ddr3测试工程代码例子,xilinx开发环境,对初学者很有借鉴意义。
2022-08-21 09:05:51 47.48MB verilog fpag DDR3
1
千兆以太网fpga实现程序,verilog,fpga,rgmii,udp协议,非常具有参考价值。
2022-08-21 09:05:50 15.64MB fpga verilog 千兆以太网 udp
1
百兆以太网程序,fpga,verilog,解析udp协议,支持crc校验,
2022-08-21 09:05:50 15.52MB fpga/cpld verilog udp 以太网
1
fpga,verilog,黑金AX7101开发板资料,该教程里面有很多接口实现例子,基本可以拿过来直接用,黑金AX7101开发板Verilog教程.pdf
2022-08-21 09:05:48 11.24MB fpga 黑金AX7101开发板 verilog 黑金
1
AD7606芯片 fpga verilog实现相关资料,xilinx环境
2022-08-21 09:05:45 7.83MB ad7606 xilinx fpga
1
2022版FPGA PCIE通信方案(XDMA-win)xdma实现教程,非常详细的一本教程,教如何实现使用xdma xilinx环境
2022-08-21 09:05:44 13.21MB xdma xilinx verilog
1
7.1基?本?门?电?路基本门电路包括与门或门非门表7.1是二输入与门或门和非门的真值表采用VerilogHDL实现数字电路时可以采用结构化数据流和行为描述三种方式代码7.1中的basic_gate1
2022-08-20 17:01:25 2.86MB 高等教育 大学课件
1