基于FPGA的verilog语言的双人对战井字棋程序，用8x8的双色点阵显示，4x4的矩阵键盘1~9实现双人对战，只有一个bug，不能判断输赢！！！！！

verilog实现TDC，高精度时间数字转换器，xilinx 使用vivado实现TDC，使用verilog语言，有博客介绍。

一个压缩包,里面含有 Verilog源码和课设报告两个文件夹 源码有六个实验 1/2分频器 触发器 全加器 8位比较器 等 还有个自选题存储器 实验报告 包括实验目的,实验题目,实验要求,仿真图分析,实验心得等 直接就可以用了

FPGA开发板 蜂鸣器 verilog语言代码

采用verilog语言 生成m序列 用用一位寄存器原理

Verilog语言设计数字钟，具有闹钟，校准，整点报时功能

Verilog HDL 介绍 1. Verilog HDL 概述 2. Verilog HDL 的词法 3. Verilog HDL 常用语句 4. 不同抽象级别的 不同抽象级别的Verilog HDL 模型 ．基本组合逻辑部件设计 基本组合逻辑部件设计 1. 运算单元电路 运算单元电路 2. 编码器 编码器/ 译码器 3. 多路选择器

MCU控制FPGA/cpld产生步进为1Hz的正弦波，FPFA晶振频率为50M,最多产生10M

这个是用verilog hdl语言编写的mfsk调制解调程序，在QuartusII上面已经仿真过的结果完全对的。

2.2 Verilog语言简介 Verilog 与 VHDL 是世界上最为流行的两大硬件描述语言，主要以文本的形式描述数字 电路的硬件结构，两种语言均为 IEEE 标准。最早出现的 VHDL 语言是由美国军方开发出 来的，但是后来出现的 Verilog 虽然出现较晚，但其简单易学的有点深受开发人员喜欢， 并逐渐成为主流语言。由于 VHDL 语言严谨的性质，全世界仍有一些大学和军工类公司在 坚持使用 VHDL 语言，绝大部分的开发人员选择 Verilog 作为主要语言进行开发设计。同 时随着开发环境对 SystemVerilog 支持的不断完善，Verilog 也变得越来越强大，但是并不 能完全取代 VHDL，某些特殊的地方只能用 VHDL 进行描述。