镁光ddr2_1024Mb的verilog modelsim仿真模型,测试可用直接运行do文件即可
2022-08-19 00:33:49 37KB ddr2 modelsim verilog sdram
1
DDR4 SDRAM Unbuffered DIMM Design Specification JEDEC DDR4 UDIMM设计规范标准文档。
2022-08-11 14:39:08 1.48MB DDR4 DIMM 标准
1
DDR SDRAM控制器参考设计VHDL代码
2022-08-06 21:46:23 990KB DDR
1
TMS320C6000 EMIF-to-External SDRAM Interface
2022-08-01 15:43:44 390KB TMS320C6000 EMIF-to-External SDRAM Interface
1
DDR3 JEDEC SPEC JESD79-3
2022-07-28 10:19:53 6.11MB DDR DDR3 SDRAM JEDEC
1
norflash启动,nandflash启动,SDRAM总结.doc
1
SDRAM的仿真模型sdram_model_plus 作者:李晟、陈乃奎、罗瑶 在进行SDRAM初始化模块编写时使用
2022-07-01 09:09:31 51KB SDRAM fpga
1
开源骚客SDRAM第一季功能仿真代码,自己跟着视频敲得 1.代码风格比较好 2.包括串口收发、sdram初始化模块、仲裁模块、读写模块等 3.所有代码按照课程进度来写的,适合一步步了解sdram功能及各模块时序要求 4.全都完成modelsim功能仿真
2022-06-30 09:02:22 17.03MB verilog sdram fpga 数字ic
1
SDRAM突发(burst-length)的概念 (1)
2022-06-19 11:07:49 184KB 书本源码FP
1
嵌入式技术的工程法课件:Flash 和 SDRAM 共享数据线、地址线、控制线的解决方案.ppt
2022-06-17 13:00:41 1.14MB 计算机 互联网 文档